[发明专利]确保用于识别容错计算机中的异步原因的时间

摘要

一种容错计算机具有一对双工系统，每一个双工系统具有以锁步同步相同地操作的各CPU子系统。双工系统的每一个都具有CPU、主存储单元、CPU总线控制器和DMA控制器。在每一个CPU子系统中都包括有CPU和主存储单元。在CPU子系统相互同步操作时，即使检测到异步操作，CPU总线控制器也连续地操作其自身系统的CPU。即使检测到异步操作，DMA控制器从检测到异步操作之后一直到达到预定时间为止都保持DMA传输处理，用于将存储在其自身系统或另一个系统的主存储单元中的数据传输到另一个系统或其自身系统的主存储单元。

主权项

1.一种容错计算机，包括：一对双工系统，其具有可相同地以锁步同步操作的各自CPU子系统；所述双工系统的每一个都包括：CPU，包括在所述CPU子系统的一个中；主存储单元，包括在CPU子系统的所述一个中；CPU总线控制器，用于在所述CPU子系统相互同步操作时，如果检测到异步操作，则在不宕机的情况下连续地操作其自身系统的CPU；跟踪存储器，用于在所述CPU总线控制器检测到异步操作之后，每一次数据被存储到其自身系统的主存储单元时，都存储关于用于存储其自身系统的主存储单元中的数据的写区域的信息；以及DMA控制器，用于如果所述CPU总线控制器检测到异步操作，则从检测到异步操作之后一直到达到预定时间为止，都保持DMA传输处理，以将存储在其自身系统或另一个系统的主存储单元中并且其写区域被存储在所述跟踪存储器中的数据传输到另一个系统或其自身系统的主存储单元。