[发明专利]集成存储装置和存储模块无效
| 申请号： | 200510023036.2 | 申请日： | 2005-11-24 |
| 公开（公告）号： | CN1832020A | 公开（公告）日： | 2006-09-13 |
| 发明（设计）人： | C·西歇尔特;H·鲁克鲍尔;D·萨维纳克;P·格雷戈里乌斯;P·瓦尔纳 | 申请（专利权）人： | 因芬尼昂技术股份公司 |
| 主分类号： | G11C7/00 | 分类号： | G11C7/00;G11C7/10;H01L27/10 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 张雪梅;梁永 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种集成存储装置，包括：排列在字线和位线处的存储单元，其中存储单元可以2n位组寻址，其中n是整数；预取读出单元，并行地从被寻址的存储区域预取被寻址的2n数据位组；缓冲存储器，缓冲该数量的预取数据位；m个输出端口，输出在缓冲存储器里缓冲的数据位；输出控制器，控制在缓冲存储器里缓冲的数据位以m位组在一个或多个连续的周期输出到m个输出端口，其特征在于输出端口数m和可寻址存储单元组的任何可能数目2n都不同。 | ||
| 搜索关键词： | 集成 存储 装置 模块 | ||
【主权项】：
1、一种集成存储装置，包括：多个排列在字线和位线处的存储单元；其中存储单元可以以2n位组寻址，其中n是整数；预取读出单元，从存储单元并行地预取被寻址的2n数据位组；缓冲存储器，缓冲该数量的预取数据位；m个输出端口，输出在缓冲存储器里缓冲的数据位；以及输出控制器，控制在缓冲存储器里缓冲的数据位以m位组在一个或多个连续的周期输出到m个输出端口；其中输出端口数m不同于被寻址的组里的数据位的任何可能数目2n或其倍数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司，未经因芬尼昂技术股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510023036.2/，转载请声明来源钻瓜专利网。
