[发明专利]用于反应离子刻蚀碲镉汞微台面列阵的掩膜层及制备方法无效
| 申请号： | 200510029961.6 | 申请日： | 2005-09-23 |
| 公开（公告）号： | CN1741259A | 公开（公告）日： | 2006-03-01 |
| 发明（设计）人： | 叶振华;胡晓宁;陈兴国;丁瑞军;何力 | 申请（专利权）人： | 中国科学院上海技术物理研究所 |
| 主分类号： | H01L21/467 | 分类号： | H01L21/467;H01L21/469;H01L31/18 |
| 代理公司： | 上海新天专利代理有限公司 | 代理人： | 田申荣 |
| 地址： | 20008*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于反应离子刻蚀碲镉汞微台面列阵的掩膜层及制备方法，掩膜层采用与反应离子束不会反应的无机二氧化硅(SiO2)材料。SiO2掩模层的制备方法是：先采用磁控溅射镀膜技术在HgCdTe材料表面生长SiO2薄膜，再利用光刻技术和湿化学腐蚀技术将光刻版掩模图形转移到SiO2薄膜上，从而在HgCdTe材料表面形成SiO2掩模层。本发明的最大优点是：掩膜层具有高的刻蚀选择比，能避免用光刻胶作掩膜层会导致大量聚合物沉积、刻蚀停滞现象和刻蚀线宽损失的不足，并在掩模层的制作过程中无需经受高温处理。 | ||
| 搜索关键词： | 用于 反应 离子 刻蚀 碲镉汞微 台面 列阵 掩膜层 制备 方法 | ||
【主权项】：
1.一种用于反应离子刻蚀碲镉汞微台面列阵的掩膜层，所说的掩膜层是生长在带衬底的HgCdTe外延层表面，其特征在于：掩膜层采用与反应离子束不会反应的无机二氧化硅薄膜材料。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中国科学院上海技术物理研究所，未经中国科学院上海技术物理研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510029961.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种电子辞典的显示接口局部放大的方法
- 下一篇：带独立装饰屏的翻盖手机
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
