[发明专利]BiCMOS高速低功耗2分频器

摘要

一种BiCMOS高速低功耗2分频器，属于集成电路设计及信号处理的技术领域，由第一锁存器L1和第二锁存器L2组成，两锁存器是Bipolar器件和CMOS器件相结合的电路，两锁存器的Bipolar器件，即晶体管的有源负载是PMOS管，锁存器的Bipolar器件，即晶体管的恒流源是NMOS管，两锁存器的交叉耦合对是小偏置电流的偏置电路，旨在提高锁存器的工作速度，兼有Bipolar器件和CMOS器件的优点：工作频率高、功耗低和制备集成电路时占用的芯片面积小，特别适于作高速低功耗的N级级联的2^N分频器。

主权项

1、一种BiCMOS高速低功耗2分频器，由第一锁存器(L1)和第二锁存器(L2)组成，第一锁存器(L1)含D₁端、端、CLK₁端、端、Vbias₁端、V_CC1端、Q_out1端、端和地线，V_CC1端和地线跨接在电压源+端和电压源-端之间，第二锁存器(L2)含D₂端、端、CLK₂端、端、Vbias₂端、V_CC2端、Q_out2端、端和地线，V_CC2端和地线跨接在电压源+端和电压源-端之间，第一锁存器(L1)与第二锁存器(L2)之间的电路连接，第一锁存器(L1)的D₁端、端、Q_out1端、端、CLK₁端和端分别与第二锁存器(L2)的端、Q_out2端、D₂端、端、端和CLK₂端连接，第一锁存器(L1)的Vbias₁端和第二锁存器(L2)的Vbias₂端与偏置电压端连接，第一锁存器(L1)的CLK₁端和端是所述分频器的差分信号输入端，第二锁存器(L2)的Q_out2端和端是所述分频器的2分频差分信号输出端，其特征在于，第一锁存器(L1)还含第一MOS管(M1)、第二MOS管(M2)、第三MOS管(M3)、第四MOS管(M4)、第一晶体管(Q1)、第二晶体管(Q2)、第三晶体管(Q3)、第四晶体管(Q4)、第五晶体管(Q5)、第六晶体管(Q6)，第一MOS管(M1)和第四MOS管(M4)是NMOS管，第二MOS管(M2)和第三MOS管(M3)是PMOS管，第一晶体管(Q1)、第二晶体管(Q2)、第三晶体管(Q3)、第四晶体管(Q4)、第五晶体管(Q5)和第六晶体管(Q6)是NPN管，第二锁存器(L2)还含第五MOS管(M5)、第六MOS管(M6)、第七MOS管(M7)、第八MOS管(M8)、第七晶体管(Q7)、第八晶体管(Q8)、第九晶体管(Q9)、第十晶体管(Q10)、第十一晶体管(Q11)、第十二晶体管(Q12)，第五MOS管(M5)和第八MOS管(M8)是NMOS管，第六MOS管(M6)和第七MOS管(M7)为PMOS管，第七晶体管(Q7)、第八晶体管(Q8)、第九晶体管(Q9)、第十晶体管(Q10)、第十一晶体管(Q11)和第十二晶体管(Q12)是NPN管，第一锁存器(L1)的电路连接，第二MOS管(M2)的源极、第三MOS管(M3)的源极、第二晶体管(Q2)的集电极与V_CC1端连接，第三MOS管(M3)的栅极、第三MOS管(M3)的漏极、第四晶体管(Q4)的集电极、第六晶体管(Q6)的集电极、第五晶体管(Q5)的基极与Q_out1端连接，第二MOS管(M2)的栅极、第二MOS管(M2)的漏极、第三晶体管(Q3)的集电极、第五晶体管(Q5)的集电极、第六晶体管(Q6)的基极与端连接，第三晶体管(Q3)的基极与D₁端连接，第四晶体管(Q4)的基极与端连接，第三晶体管(Q3)的发射极和第四晶体管(Q4)的发射极与第一晶体管(Q1)的集电极连接，第一晶体管(Q1)的基极与CLK₁端连接，第二晶体管(Q2)的基极与端连接，第一晶体管(Q1)的发射极和第二晶体管(Q2)的发射极与第一MOS管(M1)的漏极连接，第一MOS管(M1)的源极与地线连接，第五晶体管(Q5)的发射极和第六晶体管(Q6)的发射极与第四MOS管(M4)的漏极连接，第一MOS管(M1)的栅极和第四MOS管(M4)的栅极与Vbias₁端连接，第四MOS管(M4)的源极与地线连接，第二锁存器(L2)的电路连接，第六MOS管(M6)的源极、第七MOS管(M7)的源极、第八晶体管(Q8)的集电极与V_CC2端连接，第六MOS管(M6)的栅极、第六MOS管(M6)的漏极、第九晶体管(Q9)的集电极、第十一晶体管(Q11)的集电极、第十二晶体管(Q12)的基极与Q_out2端连接，第七MOS管(M7)的栅极、第七MOS管(M7)的漏极、第十晶体管(Q10)的集电极、第十二晶体管(Q12)的集电极、第十一晶体管(Q11)的基极与端连接，第九晶体管(Q9)的基极与D₂端连接，第十晶体管(Q10)的基极与端连接，第九晶体管(Q9)的发射极和第十晶体管(Q10)的发射极与第七晶体管(Q7)的集电极连接，第七晶体管(Q7)的基极与CLK₂端连接，第八晶体管(Q8)的基极与端连接，第七晶体管(Q7)的发射极和第八晶体管(Q8)的发射极与第五MOS管(M5)的漏极连接，第五MOS管(M5)的源极与地线连接，第十一晶体管(Q11)的发射极和第十二晶体管(Q12)的发射极与第八MOS管(M8)的漏极连接，第五MOS管(M5)的栅极和第八MOS管(M8)的栅极与Vbias₂端连接，第八MOS管(M8)的源极与地线连接。