[发明专利]基于FPGA的有限域乘法器的优化设计方法

摘要

本发明公开了一种基于FPGA的有限域乘法器的优化设计方法。该方法是将有限域乘法器中可用单个4－LUT实现的逻辑函数确定为7种形式，按照一定步骤实现对有限域乘法器的优化。首先，根据有限域的生成多项式，求出有限域乘法器的矩阵形式，并初始化中间变元的集合；然后，反复搜索矩阵Z中的元素所含有的公共逻辑函数，引入一个新的中间变元，用该新的中间变元表示所述逻辑函数的输出变元，并更新矩阵Z；最后，搜索出优选的可用单个4－LUT实现的逻辑函数，将这些逻辑函数分解成一系列的可用单个4－LUT实现的逻辑函数，并更新矩阵Z和中间变元的集合，最终得到优化的基于FPGA的有限域乘法器。具有关键路径短、时延小的优点，可用于需要快速、灵活的有限域乘法器电路的设计。

主权项

1.一种基于FPGA的有限域乘法器的优化设计方法，按如下步骤进行：第一步，根据有限域GF(2^m)的生成多项式p(x)＝x^m+p_m-1x^m-1+…+p₁x+1，求出有限域乘法器的矩阵形式C，即其中：Z表示矩阵B表示列向量。Z矩阵中的f_ij按下式求出：fij=ai;j=0;i=0,···,m-1u(i-j)ai-j+Σi=0j-1pj-1-t,jam-1-t;j=1,···,m-1;i=0,···,m-1]]>u(μ)=1μ≥00μ<0]]>第二步，初始化中间变元的集合：{a_t_k}＝φ，{c_t_k}_i＝φ(i＝0，…，m-1)；第三步，反复搜索矩阵Z中的元素所含有的公共逻辑函数a_i0+a_i1+a_i2+a_i3，引入一个新的中间变元a_t_k，k为非负整数，用该新的中间变元表示所述逻辑函数的输出变元，并更新矩阵Z，直到矩阵Z中的元素不再含有公共逻辑函数a_i0+a_i1+a_i2+a_i3为止；第四步，搜索出优选的可用单个4-LUT实现的逻辑函数，对有限域乘法器矩阵形式中输出c_i逻辑函数进行分解，并更新矩阵Z和中间变元的集合{c_t_k}_i；第五步：通过以上步骤，最终将有限域乘法器的输出逻辑函数分解成一系列的可用单个4-LUT实现的逻辑函数，得到优化的基于FPGA的有限域乘法器。