[发明专利]3V－5V自校正占空比时钟芯片输出电路无效
| 申请号： | 200510043645.4 | 申请日： | 2005-05-30 |
| 公开（公告）号： | CN1874152A | 公开（公告）日： | 2006-12-06 |
| 发明（设计）人： | 徐平 | 申请（专利权）人： | 厦门优迅高速芯片有限公司;徐平 |
| 主分类号： | H03K3/017 | 分类号： | H03K3/017;H03K5/00;G06F1/04 |
| 代理公司： | 厦门市首创君合专利事务所有限公司 | 代理人： | 张松亭 |
| 地址： | 361005福建省*** | 国省代码： | 福建;35 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种自校正占空比时钟芯片输出电路，包括一个模拟前置驱动器与I/O接口，以及在前置驱动器之前的一个占空比校正单元。前置驱动器与I/O接口可在3V模式下或5V模式下工作，还可以在他们之间的任何电压下工作，依所提供的电源而定。无需生产配置或后生产配置。本发明利用一种特殊的偏置电路可减小Vcc、温度和其它工艺偏差的影响。当电路工作在3V和5V之间，占空比校正单元产生一定的占空比变化范围。 | ||
| 搜索关键词： | 校正 时钟 芯片 输出 电路 | ||
【主权项】：
1、一种电路包括：一配置成的第一电路，回应电源电压至少产生一个偏压信号；而且；一配制成的第二电路提供一输出定时信号回应(i)一个有一个占空比的输入时钟信号而且(ii)所述至少一个偏压信号，其特征在于所述第二电路包含(i)若干个连接在所述电源和地之间用来接收所述输入定时信号和所述至少一偏压信号的晶体管来产生所述有一恒定的占空比的输出时钟信号和(ii)一个连接到所述若干晶体管的一个调整晶体管和一个连接在第一电阻和第二电阻之间的接点的开关门，所述第二个电阻连接在所述的接点和地之间，所述第一个电阻连接在所述供给电压和所述点之间，所述第二电路改变回应于至少一个偏压信号的所述输入定时信号的占空比产生所述输出时钟信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于厦门优迅高速芯片有限公司;徐平，未经厦门优迅高速芯片有限公司;徐平许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510043645.4/，转载请声明来源钻瓜专利网。
