[发明专利]电视机扫描速度调制集成电路的设计方法无效
| 申请号： | 200510044173.4 | 申请日： | 2005-07-25 |
| 公开（公告）号： | CN1719868A | 公开（公告）日： | 2006-01-11 |
| 发明（设计）人： | 王瑞冰;战嘉瑾;何云鹏;丁勇;刘志恒 | 申请（专利权）人： | 海信集团有限公司 |
| 主分类号： | H04N3/16 | 分类号： | H04N3/16;H04N9/16;H04N5/208 |
| 代理公司： | 青岛联智专利商标事务所有限公司 | 代理人： | 宫乃斌 |
| 地址： | 266071*** | 国省代码： | 山东;37 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种电视机扫描速度调制集成电路的设计方法。包括设计一逻辑延迟模块和比较器，将Y信号由输入端输入该模块，选取出该象素点的相邻某点与原象素点的亮度信号进行比较，得出两点亮度变化值Y－diff；设计一乘法运算器，将Y－diff进行缩放倍数可调的乘法运算，以实现调制信号的幅度可调；设计一参数可调的低通滤波器，将经乘法运算后的信号的高频部分滤除；设计一延迟电路，将经低通滤波后的信号进行多级时序延迟处理，以实现调制信号的相位可调；设计一数/模转换器，将经延迟后的信号进行数字模拟转换，得到扫描速度调制信号并接输出端等步骤。它电路简单，便于集成，参数可调，控制方便，效果好，成本低。可应用于CRT电视机IC的设计中。 | ||
| 搜索关键词： | 电视机 扫描 速度 调制 集成电路 设计 方法 | ||
【主权项】：
1.一种电视机扫描速度调制集成电路的设计方法，其特征在于它包括以下步骤：(1)设计一逻辑延迟模块，将YC通道处理过程中的Y信号由输入端输入该逻辑延迟模块，选取出该象素点的相邻某点的亮度信号，以便于后续模块进行比较；(2)设计一与逻辑延迟模块连接的比较器，将当前象素点与延迟后象素点进行比较，得到输出Y-diff；(3)设计一与比较器连接的乘法运算器，将Y-diff进行缩放倍数可调的乘法运算，以实现速度调制信号的幅度可调；(4)设计一与乘法运算器连接的参数可调的低通滤波器，将经乘法运算后的信号的高频部分滤除；(5)设计一与低通滤波器连接的时序控制延迟电路，将经低通滤波后的信号进行多级时序控制延迟处理，以实现速度调制信号的相位可调；(6)设计一与延迟电路连接的数/模转换器，将经延迟后的信号进行数字模拟转换，得到扫描速度调制信号并由输出端输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海信集团有限公司，未经海信集团有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510044173.4/，转载请声明来源钻瓜专利网。
