[发明专利]具有增强的编程和擦除连接的闪速存储器及其制造方法

摘要

自对准分裂栅极闪速存储器存储单元阵列及其制造工艺，其中擦除和选择栅极位于堆叠的浮置和控制栅极的相对侧，源极区在擦除栅极之下的衬底中，位线扩散区在诸排单元末端被选择栅极部分地重叠。浮置和控制栅极是相互自对准的，擦除和选择栅极与堆叠栅极分开但与其自对准。由于浮置栅极被其他栅极和源极区所围绕，因此用于编程和擦除操作的高压连接得以显著提高。该存储单元显著小于现有技术的存储单元，且该阵列是被偏置的，因此其中的所有存储单元可以同时被擦除，而编程是位可选的。

主权项

1.一种闪速存储器存储单元阵列，其包括：一具有有源区的衬底；多个在所述有源区上方成排排列垂直堆叠的浮置栅极和控制栅极对，其中所述控制栅极位于所述浮置栅极上方且与其对准，选择和擦除栅极与每一所述堆叠栅极对准且位于其相对侧；每行上方的位线；两选择栅极之间的所述有源区中的位线扩散区并被所述两选择栅极部分重叠；互连所述位线和每一行中的所述位线扩散区的位线触点；以及在所述擦除栅极下的所述有源区中且被所述浮置栅极部分重叠的公共源极区。