[发明专利]在双栅极FET中制造自对准源极和漏极接触件的方法有效

专利信息
申请号: 200510056262.0 申请日: 2005-03-29
公开(公告)号: CN1716551A 公开(公告)日: 2006-01-04
发明(设计)人: J·J·G·P·卢;Y·V·波诺马廖夫 申请(专利权)人: IMEC公司;康宁克里克菲利浦电子股份有限公司
主分类号: H01L21/336 分类号: H01L21/336;H01L29/786
代理公司: 上海专利商标事务所有限公司 代理人: 李玲
地址: 比利*** 国省代码: 比利时;BE
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及用于在基片(SOI)上形成晶体管结构的方法,该基片包含支持硅层(1)、埋入绝缘层(2)和上硅层(3),所述上硅层具有上层厚度并包含高掺杂程度,该晶体管结构包含栅极区(G1),以及源极和漏极区(5)。该方法进一步包括在上硅层(3)上形成栅极区(G1),栅极区(G1)通过介质层(GD)与上硅层(3)分开,在通过区分氧化物和/或包含层区域(4)而区分的上硅层(3)上形成开口区,通过离子注入形成高程度掺杂或高度破坏的区域(5),将开口区(O1)暴露给离子束(IB),其中区分层区域(4)和栅极区(G1)用作注入掩模。离子束(IB)包含束能量和剂量的组合,其允许上硅层(3)中埋入绝缘层(2)中源极和漏极区(5)下高掺杂程度区域(L1)和上硅层(3)中栅极区(G1)下高掺杂程度或高度破坏区(L0)的形成。
搜索关键词: 栅极 fet 制造 对准 接触 方法
【主权项】:
1.一种用于在基片(SOI)上形成晶体管结构的方法,其特征在于,所述结构包括支持硅层(1)、埋入绝缘层(2)和上硅层(3),所述上硅层(3)具有上层厚度并包含高掺杂程度,所述晶体管结构包括栅极区(G1),以及源极和漏极区(5),所述方法包括:所述上硅层(3)上所述栅极区(G1)的形成,所述栅极区(G1)通过介质层(GD)与所述上硅层(3)分开;通过区分氧化物和/或包含层区域(4)区分的所述上硅层(3)上开口区(O1)的形成;通过离子注入进行的高程度掺杂或高度破坏的区域(5)的形成,将所述开口区(O1)暴露给离子束(IB),其中所述区分层区域(4)和所述栅极区(G1)用作注入掩模,其中所述离子束(IB)包含束能量和剂量的组合,它允许上硅层(3)中所述埋入绝缘层(2)中所述源极和漏极区(5)下高掺杂程度区域(L1)的形成以及所述上硅层(3)中所述栅极区(G1)下高掺杂程度或高度破坏区(L0)的形成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于IMEC公司;康宁克里克菲利浦电子股份有限公司,未经IMEC公司;康宁克里克菲利浦电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510056262.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top