[发明专利]半导体集成电路器件无效
| 申请号： | 200510056372.7 | 申请日： | 2005-03-18 |
| 公开（公告）号： | CN1670959A | 公开（公告）日： | 2005-09-21 |
| 发明（设计）人： | 长谷川武裕;梅泽明;作井康司;荒井史隆;三谷了 | 申请（专利权）人： | 株式会社东芝 |
| 主分类号： | H01L27/10 | 分类号： | H01L27/10;H01L27/04;H01L21/00 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王以平 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种能抑制制造成本且承载有多个半导体存储器的半导体集成电路器件。该半导体集成电路器件包括：含有第一、第二选择晶体管和在上述第一、第二选择晶体管之间串联连接的多个第一存储单元晶体管的第一非易失性半导体存储器；含有串联连接的第三选择晶体管和第二存储单元晶体管的第二非易失性半导体存储器。第一、第二存储单元晶体管分别具备的第一、第二栅绝缘膜(603)具有相同的厚度；上述第一、第二浮置栅极(604)具有相同的厚度；上述第一、第二栅极间绝缘膜(605)具有相同的厚度；上述第一、第二控制栅极(606)具有相同的厚度。 | ||
| 搜索关键词： | 半导体 集成电路 器件 | ||
【主权项】：
1、一种半导体集成电路器件，其特征在于，包括：存储单元以矩阵方式排列的第一非易失性半导体存储器，该存储单元包含第一、第二选择晶体管和电流路径串联连接在上述第一、第二选择晶体管之间的多个第一存储单元晶体管；以及存储单元以矩阵方式排列的第二非易失性半导体存储器，该存储单元包含电流路径串联连接的第三选择晶体管和第二存储单元晶体管，其中，上述第一存储单元晶体管具有第一叠层栅极，该第一叠层栅极包含在半导体衬底上隔着第一栅绝缘膜形成的第一浮置栅极和在上述第一浮置栅极上隔着第一栅极间绝缘膜形成的第一控制栅极；上述第二存储单元晶体管具有第二叠层栅极，该第二叠层栅极包含在上述半导体衬底上隔着第二栅绝缘膜形成的第二浮置栅极和在上述第二浮置栅极上隔着第二栅极间绝缘膜形成的第二控制栅极；上述第一、第二栅绝缘膜具有相同的厚度；上述第一、第二浮置栅极具有相同的厚度；上述第一、第二栅极间绝缘膜具有相同的厚度；上述第一、第二控制栅极具有相同的厚度。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社东芝，未经株式会社东芝许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510056372.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
H01L 半导体器件；其他类目中不包括的电固体器件
H01L27-00 由在一个共用衬底内或其上形成的多个半导体或其他固态组件组成的器件
H01L27-01 .只包括有在一公共绝缘衬底上形成的无源薄膜或厚膜元件的器件
H01L27-02 .包括有专门适用于整流、振荡、放大或切换的半导体组件并且至少有一个电位跃变势垒或者表面势垒的；包括至少有一个跃变势垒或者表面势垒的无源集成电路单元的
H01L27-14 . 包括有对红外辐射、光、较短波长的电磁辐射或者微粒子辐射并且专门适用于把这样的辐射能转换为电能的，或适用于通过这样的辐射控制电能的半导体组件的
H01L27-15 .包括专门适用于光发射并且包括至少有一个电位跃变势垒或者表面势垒的半导体组件
H01L27-16 .包括含有或不含有不同材料结点的热电元件的；包括有热磁组件的
