[发明专利]电路组件及其制造方法无效
申请号: | 200510058974.6 | 申请日: | 2005-03-25 |
公开(公告)号: | CN1674763A | 公开(公告)日: | 2005-09-28 |
发明(设计)人: | 土门孝彰;永塚敏行;安井勉;近藤良一 | 申请(专利权)人: | TDK株式会社 |
主分类号: | H05K1/16 | 分类号: | H05K1/16;H05K1/09;H05K1/02;H05K3/00 |
代理公司: | 北京三幸商标专利事务所 | 代理人: | 刘激扬 |
地址: | 日本国*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种电路组件及其制造方法。在基板面上具有接合用凸点的电路组件的凸点下金属层处理中,也在设置于基板面上的至少一部分的布线图案上,叠置形成与该凸点下金属层相同的金属膜,增加图案的厚度,由此,不使制造工时增加,减小上述布线图案部分的电阻。一种电路组件,其中,在基板(1)的面上,形成凸点下金属层,在该凸点下金属层上设置连接用凸点(12),将布线图案(2)中的至少一部分与设置于上述基板(1)的面上的电极焊盘图案(4)一起露出,形成钝化膜(3),在形成凸点下金属层时,在上述电极焊盘图案(4)和上述布线图案(2)的露出部分,叠置形成金属膜。 | ||
搜索关键词: | 电路 组件 及其 制造 方法 | ||
【主权项】:
1.一种电路组件,在该电路组件中,在基板面上形成凸点下金属层,在该凸点下金属层上设置连接用凸点,其特征在于:还在设置于上述基板面上的至少一部分的布线图案上,层叠形成与上述凸点下金属层相同材质、相同膜厚的金属膜。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于TDK株式会社,未经TDK株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200510058974.6/,转载请声明来源钻瓜专利网。
- 上一篇:厚膜介电材料和导电组合物
- 下一篇:图像读取装置、基准部件异物检测方法