[发明专利]半导体装置及其制造方法无效
| 申请号： | 200510059260.7 | 申请日： | 2005-03-25 |
| 公开（公告）号： | CN1677687A | 公开（公告）日： | 2005-10-05 |
| 发明（设计）人： | 冈田哲也;船越明彦 | 申请（专利权）人： | 三洋电机株式会社 |
| 主分类号： | H01L29/47 | 分类号： | H01L29/47;H01L29/78;H01L29/872 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 李贵亮;杨梧 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体装置及其制造方法，MOSFET在源极－漏极间具有寄生pn二极管，其作为Fast Recovery Diode(FRD)使用。但是，由于pn结二极管构成妨碍高速开关动作及低消耗电力化的主要原因，故此时要外置肖特基势垒二极管，使装置增大或部件数量增多。设置贯通MOSFET的相邻栅极电极间的沟道层的槽，并在槽内设置肖特基金属层。由此，槽底部构成肖特基势垒二极管，故可在MOSFET的扩散区域内装肖特基势垒二极管。由此，可实现装置的小型化和部件数量的消减。 | ||
| 搜索关键词： | 半导体 装置 及其 制造 方法 | ||
【主权项】：
1、一种半导体装置，其特征在于，包括：一导电型半导体衬底；反向导电型沟道层，其设于该衬底表面；栅极电极，其介由绝缘膜与所述一导电型衬底相接；一导电型源极区域，其设于所述衬底表面，且介由绝缘膜与所述栅极电极相邻；槽，其设于所述源极区域间的所述半导体衬底上，贯通所述沟道层；第一金属层，其至少和在所述沟道层的下方的所述槽露出的所述一导电型半导体衬底形成肖特基结；第二金属层，其和所述第一金属层、所述沟道层、所述源极区域连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社，未经三洋电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510059260.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
