[发明专利]可编程变长比特流处理器

摘要

一种可编程变长比特流处理器，该可编程变长比特流处理器包括主控制器、地址发生器、比特流数据存储器、寄存器组和处理变长比特流的数据通路，主控制器控制整个可编程变长比特流处理器的工作过程，提供处理变长比特流数据的操作信息和操作数，处理变长比特流的数据通路是处理器的执行单元，完成对变长比特流数据的各种处理，包括在限定长度范围内的可变长比特流数据的打包、解包、和“0”比特前缀或“1”比特前缀的比特位计算等，并把结果写回主控制器；从而可高效处理有关可变长比特流数据的操作，使它们都可在一个时钟周期内完成。本发明能够加快处理速度，有效满足实时处理可变长比特流数据的打包或解包操作。

主权项

1、一种可编程变长比特流处理器，该处理器包括：比特流存储器，用于存储可编程变长比特流处理器的输入或输出的可变长比特流数据；地址发生器，用于递增或递减的计算出比特流存储器的读或写地址；其特征在于：所述的处理器还包括：处理变长比特流的数据通路，用于根据主控制器的指令，处理可变长比特流数据：从输入的可变长比特流数据中抽取出比特流数据；对输入的可变长比特流数据的“0”比特前缀或“1”比特前缀的个数进行统计；改变输入或输出的可变长比特流数据的当前的比特位指针；以及，依据输入的数据值和数据比特位长度大小生成输出可变长比特流数据；主控制器，用于配置、控制处理变长比特流的数据通路和地址发生器，并对它们反馈的状态和数据进行处理：配置时，先对处理变长比特流的数据通路和地址发生器进行配置，指定可编程变长比特流处理器的工作模式，并对比特位指针位置和比特流输入或输出数据进行初始化操作；在解包模式下，主控制器产生操作和操作数信息，并控制比特流存储器的读操作，从比特流存储器读到的可变长比特流数据作为处理变长比特流的数据通路的输入；在打包模式下，主控制器产生操作和操作数信息，所述的操作和操作数信息包括输入的数据值和数据比特位长度，并控制比特流存储器的写操作；寄存器组，用于存储处理变长比特流的数据通路和主控制器之间的各种数据信息。