[发明专利]用于半导体器件制造的掩膜图案及其形成方法、和制造有精细图案的半导体器件的方法无效
申请号: | 200510064908.X | 申请日: | 2005-04-08 |
公开(公告)号: | CN1684229A | 公开(公告)日: | 2005-10-19 |
发明(设计)人: | 夏政焕;金贤友;尹辰永;畑光宏;苏布拉马尼安·科拉克·马亚;禹相均 | 申请(专利权)人: | 三星电子株式会社 |
主分类号: | H01L21/027 | 分类号: | H01L21/027;G03F7/004 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 樊卫民;郭国清 |
地址: | 韩国*** | 国省代码: | 韩国;KR |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了包括自组装分子层的掩膜图案、形成它的方法和制造半导体器件的方法。掩膜图案包括在半导体衬底上形成的抗蚀图案和在抗蚀图案的至少侧壁上形成的自组装分子层。为形成掩膜图案,首先,在覆盖衬底的底层上形成具有开孔的抗蚀图案以暴露底层至第一宽度。然后,在抗蚀图案的表面上选择性地形成自组装分子层以暴露底层至比第一宽度小的第二宽度。使用抗蚀图案和自组装分子层作为蚀刻掩膜蚀刻底层,从而得到精细图案。 | ||
搜索关键词: | 用于 半导体器件 制造 图案 及其 形成 方法 精细 | ||
【主权项】:
1.一种用于半导体器件制造的掩膜图案,包括:在半导体衬底上形成的抗蚀图案;和在抗蚀图案的至少侧壁上形成的自组装分子层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于三星电子株式会社,未经三星电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200510064908.X/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造