[发明专利]非易失存储单元阵列及其制造方法和操作方法

摘要

一种非隔离、非接触的非易失存储单元阵列具有以多个行和列排列的多个浮栅存储单元。所有位线和源线被掩埋且是非接触的。每个单元可以是耦合到分开的辅助晶体管的叠置栅极浮栅晶体管。整个阵列可以是平面的；或者每个浮栅晶体管处于沟槽中；或者每个辅助晶体管处于沟槽中。或者，每个单元可以是具有在沟槽中的晶体管的叠置栅极浮栅晶体管。或者，每个单元可以是耦合到分开的辅助晶体管的两个叠置栅极浮栅晶体管，并设置在两个叠置栅极浮栅晶体管之间。整个阵列可以是平面的；或者每个浮栅晶体管处于沟槽中；或者每个辅助晶体管处于沟槽中。还公开了制造阵列的新方法以及编程、擦除和读取存储单元的每个的方法。

主权项

1、一种非易失存储单元阵列，包括：半导体衬底；形成在所述衬底中的多个非易失存储单元，其设置成多个行和列；每个存储单元包括：在所述衬底中的第一端子和第二端子，其间具有沟道，所述沟道具有第一部分和第二部分；晶体管栅极，其与所述衬底绝缘，并设置成控制所述沟道的所述第一部分中的电流传导；浮栅，其与所述衬底绝缘，并设置成控制所述沟道的所述第二部分中的电流传导；控制栅极，容性地耦合到所述浮栅；多个掩埋位线，基本上彼此平行地设置在所述衬底中；每个掩埋位线电连接到在相同列上设置的存储单元的第一端子；其中相同行的相邻存储单元共享公共掩埋位线；基本上彼此平行地设置在所述衬底中的多个掩埋源线；每个掩埋源线电连接到在相同列中设置的存储单元的第二端子；其中相同行中的相邻存储单元共享公共掩埋源线；基本上彼此平行地设置的多个栅极线，每个栅极线电连接到相同列中设置的存储单元的晶体管栅极上；和基本上彼此平行地设置的多个字线，每个字线电连接到相同行中设置的存储单元的控制栅极。