[发明专利]隧道磁阻器件无效
申请号: | 200510065121.5 | 申请日: | 2005-04-08 |
公开(公告)号: | CN1681142A | 公开(公告)日: | 2005-10-12 |
发明(设计)人: | 寺亮之介;丰田稻男;铃木康利 | 申请(专利权)人: | 株式会社电装 |
主分类号: | H01L43/08 | 分类号: | H01L43/08;H01L43/12 |
代理公司: | 永新专利商标代理有限公司 | 代理人: | 过晓东 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种隧道磁阻(TMR)器件,其具有包含一个下端电极层、一个钉扎层、一个隧道势垒层、一个自由层和一个上端电极层的结构,其可在基底上连续地形成。该隧道势垒层基本上具有化学计量组成。该隧道势垒层可为由ALD法形成的氧化铝薄膜。 | ||
搜索关键词: | 隧道 磁阻 器件 | ||
【主权项】:
1.一种隧道磁阻器件,其包含:一个钉扎层;一个在所述钉扎层上形成的隧道势垒层;以及一个在所述隧道势垒层上形成的自由层;所述隧道势垒层基本上具有化学计量组成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社电装,未经株式会社电装许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200510065121.5/,转载请声明来源钻瓜专利网。
- 上一篇:无线网络同步系统及其方法
- 下一篇:基于FPGA的数字OSD控制器