[发明专利]快闪存储器及其制造方法无效
申请号: | 200510065601.1 | 申请日: | 2005-04-18 |
公开(公告)号: | CN1855436A | 公开(公告)日: | 2006-11-01 |
发明(设计)人: | 潘瑞彧;许正源;庄怡君;洪至伟 | 申请(专利权)人: | 力晶半导体股份有限公司 |
主分类号: | H01L21/8246 | 分类号: | H01L21/8246;H01L21/8247;H01L27/112;H01L27/115 |
代理公司: | 北京市柳沈律师事务所 | 代理人: | 陶凤波;侯宇 |
地址: | 台湾省*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种快闪存储器的制造方法,此方法先于基底上形成掩模层,此掩模层具有开口而暴露出部分的基底。之后,于开口底部形成穿隧介电层。接着,于开口的侧壁形成导体间隙壁。继之,图案化这些导体间隙壁,以形成多个浮置栅极。然后,于开口底部的基底中形成多个埋入式掺杂区。之后,于基底上形成栅间介电层。接着,于基底上形成填满开口的控制栅极。继之,移除掩模层,而形成多个储存单元。然后,于这些储存单元侧边的基底中形成多个源极区与漏极区。 | ||
搜索关键词: | 闪存 及其 制造 方法 | ||
【主权项】:
1、一种快闪存储器的制造方法,包括:提供一基底;于该基底上形成一掩模层,该掩模层具有多个开口,而暴露出部分该基底;于该些开口底部形成一穿隧介电层;于该些开口的侧壁形成多个条状导体间隙壁;图案化该些条状导体间隙壁,以形成多个浮置栅极;以该些浮置栅极为掩模,于该些开口底部的该基底中形成多条埋入式掺杂区;于该基底上形成一栅间介电层;于该基底上形成填满该些开口的多个控制栅极;移除该掩模层,而形成多个储存单元;以及于该些储存单元侧边的该基底中形成多个源极区与多个漏极区。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力晶半导体股份有限公司,未经力晶半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200510065601.1/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造