[发明专利]制造闪存器件的方法无效
| 申请号： | 200510069008.4 | 申请日： | 2005-04-29 |
| 公开（公告）号： | CN1694242A | 公开（公告）日： | 2005-11-09 |
| 发明（设计）人： | 李相范 | 申请（专利权）人： | 东部亚南半导体株式会社 |
| 主分类号： | H01L21/8246 | 分类号： | H01L21/8246;H01L21/336;H01L21/8234 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 刘继富 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于制造闪存器件的方法，以通过在制造过程所允许的最小线宽内形成控制栅而减小单元尺寸，并且即使在单元尺寸减小的情况下仍有效地获得工作特性，其包括的步骤是：通过在半导体衬底的ONO层上堆叠用于栅的材料层和盖绝缘层并且首次蚀刻所述堆叠的层而形成具有最小线宽的(A)的栅图案层；在所述半导体衬底的整个衬底上形成用于平面化的绝缘层，并且去除所述盖绝缘层，以限定选择栅形成区；在所述选择栅形成区中形成侧壁形状的掩模图案层，并且通过使用所述掩模图案层来再次蚀刻所述栅图案层，以形成控制栅；以及在所述选择栅形成区中形成与控制栅隔离的选择栅，并且在所述选择栅的两侧的所述半导体衬底的表面中形成源和漏结区。 | ||
| 搜索关键词： | 制造 闪存 器件 方法 | ||
【主权项】：
1.一种用于制造闪存器件的方法，包括：通过在半导体衬底的ONO层上堆叠用于栅的材料层和盖绝缘层并且首次蚀刻所述堆叠的层而形成具有最小线宽(A)的栅图案层；在所述半导体衬底的整个衬底上形成用于平面化的绝缘层，并且去除所述盖绝缘层，以限定选择栅形成区；在所述选择栅形成区中形成侧壁形状的掩模图案层，并且通过使用所述掩模图案层来再次蚀刻所述栅图案层，以形成控制栅；以及在所述选择栅形成区中形成与控制栅隔离的选择栅，并且在所述选择栅的两侧的所述半导体衬底的表面中形成源和漏结区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东部亚南半导体株式会社，未经东部亚南半导体株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510069008.4/，转载请声明来源钻瓜专利网。
- 上一篇：移动通信方法及系统
- 下一篇：用日光辐射聚合制备高吸水性树脂的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
