[发明专利]具有应变与无应变晶体管的集成电路及其制造方法无效

专利信息
申请号: 200510071003.5 申请日: 2005-05-18
公开(公告)号: CN1702865A 公开(公告)日: 2005-11-30
发明(设计)人: 陈永修;章勋明 申请(专利权)人: 台湾积体电路制造股份有限公司
主分类号: H01L27/088 分类号: H01L27/088;H01L27/082;H01L27/105;H01L21/8234
代理公司: 北京中原华和知识产权代理有限责任公司 代理人: 寿宁;张华辉
地址: 台湾省新竹科学*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种具有应变与无应变晶体管的集成电路及其制造方法,利用系统层次能带间隙的工程技术,针对元件中一些需有较高驱动电流通过的区域的结构加以改良。例如,可对p型金属氧化半导体元件中的应变源极/汲极以及对n型金属氧化半导体中的拉伸薄膜等这些部位。对此集成电路中无须有高驱动电流通过的其他区域,可采用习知的结构。也就是说,可在PMOS元件中采用硅锗磊晶,用以提升其载子的迁移率。其中,此SiGe磊晶层以分布在源极/汲极、元件间的接合或在通道的内部为佳。另外,可在部分NMOS元件中以及在需要提升电子迁移率的元件中采用拉伸薄膜。此拉伸薄膜以氮化硅层为佳,且以利用电浆沉积技术所制造的氮化硅接触窗蚀刻终止层为较佳。
搜索关键词: 具有 应变 晶体管 集成电路 及其 制造 方法
【主权项】:
1、一种半导体元件,其特征在于该半导体元件至少包括:一PMOS元件,位在一基板的一逻辑核心区块中,其中该PMOS元件至少包含一源极以及一汲极,并且该源极与该汲极中的至少一个至少包含一第一应力源;一第一NMOS元件,位在该基板的该逻辑核心区块中,其中该第一NMOS元件至少包含一第二应力源;以及一第二NMOS元件,位在该基板的一嵌入式记忆体中,其中该第二NMOS元件至少包含该第二应力源。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司,未经台湾积体电路制造股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510071003.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top