[发明专利]系统时钟分配装置和系统时钟分配方法无效
| 申请号： | 200510072114.8 | 申请日： | 2005-05-20 |
| 公开（公告）号： | CN1804752A | 公开（公告）日： | 2006-07-19 |
| 发明（设计）人： | 内田信男 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G06F1/12 | 分类号： | G06F1/12 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 黄纶伟 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 系统时钟分配装置和系统时钟分配方法。提供了一种系统时钟分配装置和系统时钟分配方法，用于低成本地减小系统时钟和同步信号的时滞。这种系统时钟分配装置利用同步信号来匹配数据定时，其包括：生成周期性同步信号的振荡器(1)；PLL(2)；存储数据的存储器；利用存储在存储器中的数据执行计算处理的至少一个CPU(13)；对从CPU(13)到存储器的访问进行控制的至少一个MAC(14)；以及至少一个NB(12)，其生成频率是该同步信号整数倍的系统时钟，并根据通过该系统时钟的操作对CPU(13)和MAC(14)进行控制。 | ||
| 搜索关键词： | 系统 时钟 分配 装置 方法 | ||
【主权项】：
1、一种系统时钟分配装置，用于利用同步信号来匹配数据定时，其包括：同步信号发生器，其生成周期性同步信号；存储器，其存储数据；至少一个处理器，其利用存储在所述存储器中的数据来执行计算处理；至少一个存储器访问控制器，其控制从所述处理器到所述存储器的访问；以及至少一个控制器，其根据所述同步信号生成频率是所述同步信号整数倍的内部时钟，并根据所述内部时钟的操作来控制所述处理器和所述存储器访问控制器。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510072114.8/，转载请声明来源钻瓜专利网。
