[发明专利]半导体集成电路装置无效
| 申请号： | 200510073928.3 | 申请日： | 2005-05-25 |
| 公开（公告）号： | CN1702770A | 公开（公告）日： | 2005-11-30 |
| 发明（设计）人： | 小原忠博;长谷川雅俊;田中洋介;帆加利知史;田岛贤一 | 申请（专利权）人： | 株式会社日立制作所;日立超大规模集成电路系统株式会社 |
| 主分类号： | G11C11/409 | 分类号： | G11C11/409;G11C11/4091;H01L27/108 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 胡建新 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种半导体集成电路装置。提供实现了动作的高速化和低功耗化的DRAM。在CMOS读出放大器的一对输入输出节点上设置一对提供预充电电压的预充电MOSFET，使上述一对输入输出节点经由选择开关MOSFET与互补位线对连接，在上述互补位线对之间设置使其均衡的第1均衡MOSFET，在上述互补位线对的一方和与之交叉的字线之间设置存储单元，以第1膜厚形成上述选择开关MOSFET及第1均衡MOSFET的栅极绝缘膜，以比上述第1膜厚薄的第2膜厚形成上述预充电MOSFET的栅极绝缘膜，给上述预充电MOSFET提供与电源电压相对应的预充电信号，给上述第1均衡MOSFET及选择开关MOSFET提供与升压电压相对应的均衡信号及选择信号。 | ||
| 搜索关键词： | 半导体 集成电路 装置 | ||
【主权项】：
1、一种半导体集成电路装置，包括存储器电路，其特征在于上述存储器电路包括：读出放大器，该读出放大器具有与动作时序信号对应来放大一对输入输出节点的信号并保持的CMOS闩锁电路；一对预充电MOSFET，设置在上述一对输入输出节点，在预充电期间成为导通状态，给上述输入输出节点分别提供预充电电压；选择开关MOSFET，对应于选择信号使上述一对输入输出节点与互补位线连接；第1均衡MOSFET，设置在上述互补位线对之间，在上述预充电期间使之短路；以及动态存储单元，设置在上述互补位线对的一方和与之交叉的字线之间，包括地址选择MOSFET和存储用电容器；上述选择开关MOSFET及第1均衡MOSFET的栅极绝缘膜由第1膜厚的栅极绝缘膜形成；上述预充电MOSFET的栅极绝缘膜由比上述第1绝缘膜厚薄的第2膜厚的栅极绝缘膜形成；在上述预充电MOSFET上提供与电源电压相对应的预充电信号；在上述第1均衡MOSFET及选择开关MOSFET上，提供与大于等于上述电源电压的升压电压相对应的均衡信号及选择信号。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于株式会社日立制作所;日立超大规模集成电路系统株式会社，未经株式会社日立制作所;日立超大规模集成电路系统株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510073928.3/，转载请声明来源钻瓜专利网。
- 上一篇：用于电机中的转子冷却的可变节距岐管
- 下一篇：可电沉积的涂料组合物及相关方法
