[发明专利]半导体存储装置的数据写入电路以及数据写入方法无效

专利信息
申请号: 200510074230.3 申请日: 2005-05-31
公开(公告)号: CN1741192A 公开(公告)日: 2006-03-01
发明(设计)人: 小山和彦 申请(专利权)人: 冲电气工业株式会社
主分类号: G11C16/02 分类号: G11C16/02;G11C16/10;G11C7/00
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 曲瑞
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体存储装置的数据写入电路及数据写入方法。包括:多比特译码器&数据锁存电路,用于对作为分别写入到多比特的多个存储器单元内的多个数据的、根据输入多比特地址(MBA)的变更而被顺序输入的数据(DQ)顺序执行锁存;列译码器,用于按照输入地址(ADD)内的列地址,将上述锁存的多个数据分别施加到上述多个存储器单元的源极上;以及,单元漏极电压发生器,在上述多个数据全部被锁存、并被施加给上述多个存储器单元的源极后,将用于数据写入的高的单元漏极电压(CDV)(约5.0[V])同时施加给上述多个存储器单元的漏极,并将上述多个数据分别写入上述多个存储器单元。
搜索关键词: 半导体 存储 装置 数据 写入 电路 以及 方法
【主权项】:
1.一种可以执行通过一次写入操作而将数据写入到多个存储器单元内的多比特写入的半导体存储装置的数据写入电路,其特征在于,包括:数据锁存单元,用于对分别写入到上述多个存储器单元内的多个数据、即随着输入多比特地址的变更而被顺序输入的数据顺序执行锁存;列译码器单元,用于按照输入列地址,将在上述数据锁存单元内锁存的上述多个数据分别施加到上述多个存储器单元的源极;以及单元漏极电压生成单元,在上述多个数据被全部锁存之前,事先将不执行数据写入的低单元漏极电压施加到上述多个存储器单元的漏极,在上述多个数据全被锁存并施加到上述多个存储器单元的源极后,将用于数据写入的高单元漏极电压同时施加到上述多个存储器单元的漏极,以将上述多个数据分别写入到上述多个存储器单元内。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于冲电气工业株式会社,未经冲电气工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510074230.3/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top