[发明专利]半导体存储装置的数据写入电路以及数据写入方法无效
申请号: | 200510074230.3 | 申请日: | 2005-05-31 |
公开(公告)号: | CN1741192A | 公开(公告)日: | 2006-03-01 |
发明(设计)人: | 小山和彦 | 申请(专利权)人: | 冲电气工业株式会社 |
主分类号: | G11C16/02 | 分类号: | G11C16/02;G11C16/10;G11C7/00 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 | 代理人: | 曲瑞 |
地址: | 日本*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体存储装置的数据写入电路及数据写入方法。包括:多比特译码器&数据锁存电路,用于对作为分别写入到多比特的多个存储器单元内的多个数据的、根据输入多比特地址(MBA)的变更而被顺序输入的数据(DQ)顺序执行锁存;列译码器,用于按照输入地址(ADD)内的列地址,将上述锁存的多个数据分别施加到上述多个存储器单元的源极上;以及,单元漏极电压发生器,在上述多个数据全部被锁存、并被施加给上述多个存储器单元的源极后,将用于数据写入的高的单元漏极电压(CDV)(约5.0[V])同时施加给上述多个存储器单元的漏极,并将上述多个数据分别写入上述多个存储器单元。 | ||
搜索关键词: | 半导体 存储 装置 数据 写入 电路 以及 方法 | ||
【主权项】:
1.一种可以执行通过一次写入操作而将数据写入到多个存储器单元内的多比特写入的半导体存储装置的数据写入电路,其特征在于,包括:数据锁存单元,用于对分别写入到上述多个存储器单元内的多个数据、即随着输入多比特地址的变更而被顺序输入的数据顺序执行锁存;列译码器单元,用于按照输入列地址,将在上述数据锁存单元内锁存的上述多个数据分别施加到上述多个存储器单元的源极;以及单元漏极电压生成单元,在上述多个数据被全部锁存之前,事先将不执行数据写入的低单元漏极电压施加到上述多个存储器单元的漏极,在上述多个数据全被锁存并施加到上述多个存储器单元的源极后,将用于数据写入的高单元漏极电压同时施加到上述多个存储器单元的漏极,以将上述多个数据分别写入到上述多个存储器单元内。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于冲电气工业株式会社,未经冲电气工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200510074230.3/,转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置