[发明专利]集成电路记忆体元件

摘要

一种多重闸极记忆胞的阵列，此阵列包括多数个区段。这些区段包括多重闸极记忆胞的至少一列。多重闸极记忆胞包括一半导体主体与多数个闸极，这些闸极串联排列在半导体主体上。位于半导体主体上的电荷储存结构包括位于上述闸极的一些或全部中的每一个下方的电荷捕捉区域。字元线与位元线传导源极偏压与汲极偏压至闸极列中第一闸极与最终闸极附近的半导体主体，且传导至上述多数个闸极。多重闸极记忆胞包括一连续的多重闸极通道区，此多重闸极通道区位于闸极列中的闸极下方。在一些或全部的闸极之间，此多重闸极记忆胞具有电荷储存区。区段选择线耦接选定的区段至位元线。

主权项

1、一种集成电路记忆体元件，其特征在于其包括：一阵列，由多数个多重闸极记忆胞组成，该阵列包括该些多重闸极记忆胞的多数个行与至少一列，其中该阵列中的该些多重闸极记忆胞分别包括一半导体主体、多数个闸极、一电荷储存结构与连续的一闸极通道区，其中该些闸极串联排列于该半导体主体上并形成一闸极列，该些闸极包括该闸极列中的一第一闸极与一最终闸极，而该电荷储存结构包括一电荷捕捉区域，该电荷捕捉区域位于该闸极列中超过一个的该些闸极下方，而该闸极通道区位于该半导体主体中的闸极列中该些闸极下方；多数个字元线，在至少一该列中耦接至该些多重闸极记忆胞的该些闸极，多数个位元线，与该些字元线垂直排列，在该些行中之一或更多中，该些位元线排列以连接至该些多重闸极记忆胞；多数个选择闸极，在至少一该列中该些选择闸极排列以连接个别的该些重闸极记忆胞至该些位元线中之一相关位元线，以回应一选择闸极控制讯号；一选择线，在至少一该列中耦接至该些选择闸极，以提供该选择闸极控制讯号；以及一控制器，控制该些位元线、该些字元线与该选择线，以传导闸极偏压与及汲极偏压至该阵列中的该些多重闸极记忆胞，且在至少一该列中传导闸极偏压至该些多重闸极记忆胞中的该些闸极，以提供该选择闸极控制讯号。