[发明专利]可集成化的串行数据译码器

摘要

本发明提出一种不含电容器的串行数据译码器，可将串行数据译码器设计成集成电路，不必增设任何外部组件。本发明可集成化的串行数据译码器，包含一时钟发生器、一周期侦测器及一通路译码器，不含电容器。输入已解调的串行数据，将串行数据周期而往复式地转成并行数据而输出。

主权项

1.一种可集成化的串行数据译码器，包含一时钟发生器、一周期侦测器及一通路译码器，不含电容器，已解调的串行数据输入通路译码器，将串行数据周期而往复式地转成并行数据而输出；已解调的串行数据的结构分成数据传输时段及周期结束时段，在数据传输时段中各别数据的周期相近，且皆小于一时间N，周期结束时段则大于时间N；所述周期侦测器接收所述时钟发生器的时钟输出及已解调的串行数据，不断观察各别数据的周期，若周期小于时间N，则判定数据仍在传输中；若久无信号，且观察到周期等于时间N，确知进入周期结束时段，于是产生一重设信号重设通路译码器，重新开始新一回合的串行传送；其中该通路译码器包含多个移位寄存器，将解调的串行数据输入所述移位寄存器后，将连续两个移位寄存器的输出取出，经过一反相器及一与门而取出并行数据；所述移位寄存器中最后两个移位寄存器的输出经过一反相器及一与门后取出周期结束时段中在重设信号之前的时段B4R。