[发明专利]具有静电放电保护结构的MOS型半导体器件

摘要

在半导体器件中，阱区(41P)形成在半导体衬底(40)中，晶体管形成区(42P)限定在阱区中。静电放电保护器件制作在晶体管形成区中，并且以包括多个指(F1，F2，F3，F4，F5，F6)的多指结构为特征。在阱区中形成保护环(48P)使其包围晶体管形成区，并且在晶体管形成区和保护环之间的阱区中形成阱阻挡区(49)。衬底电阻确定系统(50；48PP；50A，50B；59；66A，66B，67A，67B；68，69；55S，55D；73A，73B)与静电放电保护器件相关，以确定在晶体管形成区的衬底电阻分布从而在所有指中以连锁反应的方式发生快速返回，并且抑制了锁住状态的发生。

主权项

1.一种半导体器件，包括：半导体衬底(40)；形成在所述半导体衬底中的阱区(41P)；限定在所述阱区中的晶体管形成区(42P)；静电放电保护器件，其制作在所述晶体管形成区中并且以包括多个指(F1，F2，F3，F4，F5，F6)的多指结构为特征，所述各指包括彼此平行布置的伸长的栅电极(44P)，相对于所述伸长的栅电极交替布置的表现出第一导电类型的多个第一区(45PS)和表现出第一导电类型的多个第二区(45PD)；在所述阱区中形成的保护环(48P)，使其包围所述晶体管形成区；阱阻挡区(49)，其形成在所述晶体管形成区和所述保护环之间的所述阱区中；以及与所述静电放电保护器件相关的衬底电阻确定系统(50；48PP；50A，50B；59；66A，66B，67A，67B；68，69；55S，55D；73A，73B)，以确定在所述晶体管形成区的衬底电阻分布从而在所有所述指中以连锁反应的方式发生快速返回，并且抑制了锁住状态的发生。