[发明专利]跟踪对差错中立的指令来减少微处理器中的虚假差错检测无效
| 申请号： | 200510076828.6 | 申请日： | 2005-06-17 |
| 公开（公告）号： | CN1710532A | 公开（公告）日： | 2005-12-21 |
| 发明（设计）人： | 乔尔·埃默;舒布亨杜·穆克赫基;史蒂文·莱因哈特;克里斯托弗·韦弗 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F9/38 | 分类号： | G06F9/38 |
| 代理公司： | 北京英特普罗知识产权代理有限公司 | 代理人： | 齐永红 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供的技术通过跟踪对差错中立的指令，减少了微处理器中的虚假差错检测。当一条指令被译码时，将反pi位加标签到译码后的指令。当检测到奇偶差错时，指令队列首先检验反pi位是否被置位。如果反pi位被置位，则指令是对差错中立的，并且pi位不需要被置位。预取指令、分支预测提示指令和NOP指令是对差错中立的指令类型。 | ||
| 搜索关键词： | 跟踪 差错 中立 指令 减少 微处理器 中的 虚假 检测 | ||
【主权项】：
1.一种处理器，包括：对指令进行译码的译码模块；与译码后指令相关联的第一位；与译码后指令相关联的第二位，其中所述第二位用于标识所述指令上的故障；以及耦合到所述译码模块的存储结构，所述存储结构将检测所述指令上的故障检测结果，其中所述存储结构基于所述故障检测结果来检验所述指令的第一位，如果所述第一位被置位，则所述第二位不被置位。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510076828.6/，转载请声明来源钻瓜专利网。
