[发明专利]非易失性半导体存储器件的制造方法及半导体存储器件

摘要

本发明能够增强具有MONOS型晶体管的非易失性半导体存储器件的高性能。具有改进性能的该具有MONOS型晶体管的非易失性半导体存储器件，其中，MONOS型非易失性存储器的存储单元包括控制晶体管和存储晶体管，控制晶体管的控制栅包括n型多晶硅膜并且该控制栅形成在包括氧化硅膜的栅绝缘膜上方，存储晶体管的存储栅包括n型多晶硅膜并且该存储栅布置到控制栅的侧壁之一，该存储栅包括掺杂的多晶硅膜，其薄层电阻比控制栅的薄层电阻低，该控制栅包括通过将杂质离子植入到未掺杂硅膜中而形成的多晶硅膜。

主权项

1.一种非易失性半导体存储器件的制造方法，该器件具有存储单元，该存储单元包括：控制栅，形成在第一栅绝缘膜上方，该第一栅绝缘膜形成在半导体衬底的主表面的第一p型阱上方；电荷积累层，具有形成在所述控制栅侧壁之一上的第一部分和形成在所述第一p型阱上方的第二部分；存储栅，形成在所述控制栅的所述一个侧壁上，通过所述电荷积累层的所述第一部分与所述控制栅电隔离，并且通过所述电荷积累层的所述第二部分与所述第一p型阱电隔离；第二导电类型的漏区，形成在所述第一p型阱中，其一端布置在所述控制栅附近；和所述第二导电类型的源区，形成在所述第一p型阱中，其一端布置在所述存储栅附近，所述方法包括以下步骤：(a)在所述第一p型阱的所述表面上方形成所述第一栅绝缘膜，并且在所述第一栅绝缘膜上方形成未掺杂硅膜；(b)将杂质离子植入到所述未掺杂硅膜中，以将所述未掺杂硅膜转化为n型第一硅膜；(c)构图所述n型硅膜和所述第一栅绝缘膜，以形成包括所述n型第一硅膜的所还控制栅，同时留下所述控制栅之下的所述第一栅绝缘膜；(d)形成第一绝缘膜，使得覆盖所述第一p型阱的所述表面以及所述控制栅的所述侧壁和所述上表面；(e)在所述第一绝缘膜上方形成n型第二硅膜，并构图所述n型第二硅膜，以在所述控制栅的所述侧壁之一上形成包括所述n型第二硅膜的所述存储栅；(f)去除在不与所述存储栅接触的区域中的所述第一绝缘膜，由此形成包括所述第一绝缘膜的所述电荷积累层，所述电荷积累层的第一部分布置到所述控制栅的所述侧壁之一并且其第二部分布置在所述第一p型阱上方；以及(g)在所述第一p型阱中离子植入杂质，以形成其一端布置在所述控制栅附近的所述第二导电类型的所述漏区，和其一端布置在所述存储栅附近的所述第二导电类型的所述源区。