[发明专利]半导体集成电路及其制造工艺

摘要

一种半导体集成电路器件包括：n沟道MOS晶体管，形成在硅衬底的第一器件区上；及p沟道MOS晶体管，形成在硅衬底的第二器件区上，其中n沟道MOS晶体管包括第一栅电极，该第一栅电极承载形成在其各个侧壁表面上的一对第一侧壁绝缘膜，p沟道MOS晶体管包括第二栅电极，该第二栅电极承载形成在其各个侧壁表面上的一对第二侧壁绝缘膜；第一和第二SiGe混合晶体区，外延形成在第二器件区中，以使其填充形成在第二侧壁绝缘膜各个外侧处的第一和第二沟槽，从而被包含在p沟道MOS晶体管的源极扩散区和漏极扩散区中，在第一器件区中n型源极扩散区和漏极扩散区之间的距离大于在第二器件区中p型源极扩散区和漏极扩散区之间的距离。

主权项

1、一种半导体集成电路器件，其特征在于包括：硅衬底，通过器件隔离结构限定为具有第一器件区和第二器件区；n沟道MOS晶体管，形成在所述第一器件区上；及p沟道MOS晶体管，形成在所述第二器件区上，所述n沟道MOS晶体管包括：第一栅电极，承载在其各个侧壁表面上形成的一对第一侧壁绝缘膜；以及n型源极扩散区和漏极扩散区，形成在所述第一侧壁绝缘膜各个外侧的所述第一器件区中，所述p沟道MOS晶体管包括：第二栅电极，承载在其各个侧壁表面上形成的一对第二侧壁绝缘膜；p型源极扩散区和漏极扩散区，形成在所述第二侧壁绝缘膜各个外侧的所述第二器件区中；及第一和第二SiGe混合晶体区，形成在所述第二器件区中且与所述硅衬底为外延关系，所述第一和第二SiGe混合晶体区这样形成以填充在所述第二侧壁绝缘膜各个外侧形成的第一和第二沟槽，所述第一和第二沟槽这样形成以分别被包含在所述p型源极扩散区和所述p漏极扩散区中，每个所述第一和第二SiGe混合晶体区形成为相对于与其对应的所述第二侧壁绝缘膜表面成自对准关系，当与所述各个扩散区的底边缘相比时，在所述第一器件区中所述n型源极扩散区和所述n型漏极扩散区之间的距离大于在所述第二器件区中所述p型源极扩散区和所述p型漏极扩散区之间的距离。