[发明专利]非易失性半导体存储器件及其制造方法有效

专利信息
申请号: 200510077953.9 申请日: 2005-06-15
公开(公告)号: CN1713386A 公开(公告)日: 2005-12-28
发明(设计)人: 奈良明子;小池正浩;三谷祐一郎 申请(专利权)人: 株式会社东芝
主分类号: H01L27/105 分类号: H01L27/105;H01L29/788;H01L21/00
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 康建忠
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 提供一种非易失性半导体存储器件,该非易失性半导体存储器件包括:栅电极部分,该栅电极部分由通过隧道绝缘膜在第一导电类型的半导体衬底的主面上形成的浮栅电极、在浮栅电极上形成并由两种或更多种类型的高介电材料形成的三层或更多层的层叠结构膜形成的电极间绝缘膜、和通过电极间绝缘膜在浮栅电极上形成的控制栅电极构成;和第二导电类型的源区和漏区,该源区和漏区在衬底的主面上形成,使得在源区和漏区之间配置栅电极部分。
搜索关键词: 非易失性 半导体 存储 器件 及其 制造 方法
【主权项】:
1.一种非易失性半导体存储器件,该非易失性半导体存储器件包括:栅电极部分,该栅电极部分包含:通过隧道绝缘膜在第一导电类型的半导体衬底的主面上形成的浮栅电极;在所述浮栅电极上形成并由由两种或更多种类型的高介电材料形成的三层或更多层的层叠结构膜形成的电极间绝缘膜;和通过所述电极间绝缘膜在所述浮栅电极上形成的控制栅电极;和第二导电类型的源区和漏区,该源区和漏区在所述衬底的所述主面上形成,所述栅电极部分设置在所述源区和漏区之间。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于株式会社东芝,未经株式会社东芝许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510077953.9/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top