[发明专利]一种P型MOSFET的结构及其制作方法有效
| 申请号： | 200510078975.7 | 申请日： | 2005-06-21 |
| 公开（公告）号： | CN1716554A | 公开（公告）日： | 2006-01-04 |
| 发明（设计）人： | 朱慧珑 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/84;H01L29/78;H01L27/12 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 秦晨 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明通过下述方法形成了p型MOSFET：用绝缘体覆盖栅并在侧壁之外沉积含锗层，然后通过退火或氧化使锗扩散到硅上绝缘体层或体硅中以形成渐变掩埋硅－锗源－漏和/或扩展(geSiGe－SDE)。对于SOI器件来说，geSiGe－SDE可以达到掩埋绝缘体以使SOI器件的沟道中的压力最大化，这对于超薄SOI器件来说是有利的。渐变锗分布提供了优化应力以提高器件性能的方法。geSiGe－SDE在PMOSFET的沟道中在水平方向(平行于栅电介质表面)上产生压应力，在垂直方向(垂直于栅电介质表面)上产生张应力，从而形成提高PMOSFET性能的结构。 | ||
| 搜索关键词： | 一种 mosfet 结构 及其 制作方法 | ||
【主权项】：
1.形成PMOSFET的方法，包含下列步骤：提供SOI晶片，它具有掩埋绝缘层和在所述掩埋绝缘层之上的SOI层；在所述SOI层之上形成一层栅绝缘体；在所述SOI层之上形成晶体管栅，所述栅之下有沟道；在所述栅的第一和第二侧面形成绝缘体侧壁；在所述SOI层上邻近所述绝缘体侧壁处外延形成含有掺杂剂的掺杂层；使所述掺杂剂从所述掺杂层扩散到所述SOI层中，从而在所述沟道平行于SOI表面的水平方向上产生压应力并在垂直于所述SOI表面的垂直方向上产生张应力；以及完成所述PMOSFET。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510078975.7/，转载请声明来源钻瓜专利网。
- 上一篇：光盘识别装置和方法、光盘记录装置和光盘再现装置
- 下一篇：移动体信息共有系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
