[发明专利]半导体装置的制造方法有效
| 申请号： | 200510081906.1 | 申请日： | 2005-07-06 |
| 公开（公告）号： | CN1719599A | 公开（公告）日： | 2006-01-11 |
| 发明（设计）人： | 尾关和之;后藤佑治 | 申请（专利权）人： | 三洋电机株式会社 |
| 主分类号： | H01L21/8247 | 分类号： | H01L21/8247;H01L21/336;H01L27/115;H01L29/78 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 李贵亮;杨梧 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种半导体制造方法，在同一半导体衬底上形成EEPROM的存储单元和电容元件时，防止工序数量的增加、降低制造成本。另外，改善电容元件的可靠性，防止存储单元及MOS晶体管等的特性变动。在P型硅衬底1的存储单元形成区域，形成相对于源极区域11左右对称的一对存储单元MC1、MC2，在同P型硅衬底1的电容元件形成区域形成由下部电极17和电容绝缘膜18和上部电极20构成的电容元件CAP。电容元件CAP的下部电极17，通过对用于形成一对存储单元MC1、MC2的控制栅22的多晶硅膜进行构图来形成。 | ||
| 搜索关键词： | 半导体 装置 制造 方法 | ||
【主权项】：
1、一种半导体装置的制造方法，其特征在于，包括，在半导体衬底上的存储单元形成区域，经由第一绝缘膜形成浮栅的工序；在所述浮栅上形成隧道绝缘膜的工序；在所述隧道绝缘膜上及所述半导体衬底上形成第一半导体膜的工序；在所述第一半导体膜上形成第二绝缘膜的工序；选择性蚀刻所述第一半导体膜及所述第二半导体膜，形成电容元件的下部电极及电容绝缘膜的工序；在所述半导体衬底上的整面，形成第二半导体层的工序；选择性蚀刻所述第二半导体层，在所述电容绝缘膜上形成和所述下部电极对置的上部电极的工序；及，选择性蚀刻在所述存储器形成区域残留的所述第二绝缘膜及所述第一半导体膜，形成邻接于所述浮栅的控制栅的工序。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社，未经三洋电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510081906.1/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
