[发明专利]半导体装置

摘要

在p－型的半导体衬底(1)上形成n－型的半导体层(2)。在半导体衬底(1)和半导体层(2)的界面形成n+型的埋入杂质区域(3)。在埋入杂质区域(3)和半导体层(2)的界面形成p+型的埋入杂质区域(4)。在埋入杂质区域(3、4)的上方，半导体层(2)的上面内形成n型的杂质区域(6)。并且，在埋入杂质区域(3、4)的上方，半导体层(2)的上面内与杂质区域(6)分开形成p型的杂质区域(5)。而且，杂质区域(6)的电位高于杂质区域(5)时，杂质区域(5)和埋入杂质区域(4)由耗尽层电气分离。从而，提供可以提高半导体装置厚度方向上的耐压的技术。

主权项

1.一种半导体装置，其中设有：p型的半导体衬底；在所述半导体衬底上设置的n型的半导体层；在所述半导体衬底和所述半导体层的界面设置的n型的第一埋入杂质区域；在所述半导体层和所述第一埋入杂质区域的界面设置的p型的第二埋入杂质区域；在所述第二埋入杂质区域上方的所述半导体层的上面内设置的n型的第一杂质区域；在所述第一埋入杂质区域上方的所述半导体层的上面内，与所述第一杂质区域分开设置的p型的第二杂质区域，对所述第一杂质区域施加高于所述第二杂质区域的电位时，所述第二杂质区域和所述第二埋入杂质区域由耗尽层电气分离。