[发明专利]对超标量CPU中多个并发调度的指令流建模的方法和装置

摘要

本发明提供了一种方法，其中使用了关于RISCCPU的虚拟内部主时钟。该RISC CPU包括多个并发操作的功能单元，其中每一个单元依照其自身时钟运行，以处理指令流，而时钟包括多阶段完全非同步时钟。该方法包括生成具有一个时钟周期的虚拟模型主时钟，以及在各个相应处理周期的开始，初始化功能单元的每一个。该方法进一步包括，在各个相应的处理周期期间，操作每一个功能单元，以实现关于所述指令的一个的任务，以产生结果。借助于该主时钟，以同步的方式评估所有的结果。这使得可以使用例如C或C++等顺序计算机语言对指令处理操作进行建模。

主权项

1.一种在包括多个配置成并发操作以处理指令流的功能单元的处理器中，用于使得可以使用顺序计算机语言，对所述指令的处理进行建模的方法，所述方法包括下列步骤：生成具有一个时钟周期的模型主时钟；在各个相应处理周期的开始，初始化所述功能单元中的每一个；在其相应的处理周期期间，操作每一个功能单元，以实现关于所述指令的一个的任务，以产生结果；在由所述时钟周期的一个的特定位置所定义的时间上，对分别由所有所述功能单元产生的结果进行评估；以及将由所述功能单元产生的所述评估结果中的每一个，连同由所述特定时钟周期位置所定义的所述时间，写入各个相应的寄存器。