[发明专利]以埋入式区域内连线形成的静态随机存取记忆体及其方法

摘要

本发明是有关于一种以埋入式区域内连线形成的静态随机存取记忆体及其方法。该静态随机存取记忆体(SRAM)单元包括有六个晶体管。此些储存节点是使用区域内连线(Local Interconnects)来实作。第一层金属是置放在区域内连线的上方，但电性隔离于区域内连线。接触窗插塞(ContactPlug)是形成来使此单元(cell)耦合至此第一层金属。此接触窗插塞较佳是以与区域内连线不同的制程步骤来形成。

主权项

1、一种集成电路元件，形成于一硅在绝缘体上(SOI)基材上，其特征在于该集成电路元件至少包括：一绝缘层，位于一基材上；一第一半导体岛(Semiconductor Island)，位于该绝缘层上，其中该第一半导体岛中具有一第一n-通道晶体管、一第二n-通道晶体管以及一第一p-通道晶体管，该第一n-通道晶体管与该第二n-通道晶体管共用一第一n-掺杂区域，该第一p-通道晶体管至少包括一第一p-掺杂区域，且该第一p-掺杂区域紧邻该第一n-掺杂区域；一第一硅化区域，位于该第一p-掺杂区域与该第一n-掺杂区域间的一界面上；一第一多晶硅区域，用以作为该第一p-通道晶体管与该第二n-通道晶体管的一共用闸极；一第二半导体岛，位于该绝缘层上，其中该第二半导体岛中具有一第三n-通道晶体管、一第四n-通道晶体管以及一第二p-通道晶体管，该第三n-通道晶体管与该第四n-通道晶体管共用一第二n-掺杂区域，该第二p-通道晶体管至少包括一第二p-掺杂区域，且该第二p-掺杂区域紧邻该第二n-掺杂区域；一第二硅化区域，位于该第二p-掺杂区域与该第二n-掺杂区域间的一界面上；一第二多晶硅区域，用以作为该第二p-通道晶体管与该第四n-通道晶体管的一共用闸极；一第一介电层，位于该第一半导体岛与该第二半导体岛上；一第一区域内连线，位于该第一介电层内，且与该第一介电层实质共平面，其中该第一区域内连线电性耦合该第一p-掺杂区域与该第二多晶硅区域；以及一第二区域内连线，位于该第一介电层内，且与该第一介电层实质共平面，其中该第二区域内连线电性耦合该第二p-掺杂区域与该第一多晶硅区域。