[发明专利]半导体集成电路有效
| 申请号： | 200510087681.0 | 申请日： | 2005-07-29 |
| 公开（公告）号： | CN1787371A | 公开（公告）日： | 2006-06-14 |
| 发明（设计）人： | 野口英和;上原英敬 | 申请（专利权）人： | 冲电气工业株式会社 |
| 主分类号： | H03K5/1252 | 分类号： | H03K5/1252;H03K5/01 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 王以平 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明的目的是消除由半导体集成电路的动作引起的时钟信号的混乱。时钟信号CLK在输入缓冲器10中被倒相，和屏蔽信号S70同时被给予NAND20。一旦NAND20的信号S20上升，则在积分部30、40的积分电路的延迟时间之后，该积分部40的信号S40下降。信号S20和信号S40同时被给予NAND50，因此该NAND50的信号S50从时钟信号CLK上升时刻开始在积分电路的延迟时间期间被固定在“L”。信号S50在积分部60被延迟，在AND70中被追加积分部60的延迟时间而生成屏蔽信号S70。另一方面，信号S50在倒相器80中被倒相，作为内部时钟CKI被供给数据输入部1、数据处理部2以及数据输出部3。 | ||
| 搜索关键词： | 半导体 集成电路 | ||
【主权项】：
1.一种半导体集成电路，其特征在于，包含：输入缓冲器，读入并倒相由外部给予的时钟信号；第1门，倒相屏蔽信号和上述输入缓冲器的输出信号的逻辑积；积分部，在上述第1门的输出信号上升了时，以预定的时间常数积分该输出信号，在达到了预定电平时下降延迟时钟，在该第1门的输出信号下降了时，立即上升该延迟时钟；第2门，把上述第1门的输出信号和上述延迟时钟的逻辑积倒相而作为上述屏蔽信号输出；以及输出缓冲器，把上述第2门的输出信号倒相，作为内部时钟输出。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于冲电气工业株式会社，未经冲电气工业株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510087681.0/，转载请声明来源钻瓜专利网。
- 上一篇：通过多个不同网络传送信息的方法和系统
- 下一篇：时钟生成电路及其方法
