[发明专利]DDR2操作模式中附加延迟的高效率寄存器有效
| 申请号： | 200510089822.2 | 申请日： | 2005-08-05 |
| 公开（公告）号： | CN1828770A | 公开（公告）日： | 2006-09-06 |
| 发明（设计）人： | 强艾伦佛埃;克莱格巴奈特 | 申请（专利权）人： | 茂德科技股份有限公司 |
| 主分类号： | G11C11/401 | 分类号： | G11C11/401;G11C8/00 |
| 代理公司： | 北京中原华和知识产权代理有限责任公司 | 代理人： | 寿宁;张华辉 |
| 地址： | 中国*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种用于符合DDR2标准的集成电路存储器的附加延迟电路，其包括一个指定给各种附加延迟情况下的半正反寄存器。生成一个独特的时脉以控制寄存器串链中的每一位元。在寄存器串链中需要充分的寄存位元来支援指定的最高附加延迟。对于小于最大值的延迟设定，对指定给选择的延迟上的位元的时脉予以致能，因此数据在未给予时脉下传送。对于附加延迟为零的情况，提供一个独立的旁路。位址和指令资讯都由附加延迟延时串链进行延迟。一旦以适当数目的周期延迟，位址资讯会停留在该状态，直到需要一个新状态为止。一旦达到适当的延迟点，指令资讯保持有效一个周期。一个重置电路被提供以重置指令信号。 | ||
| 搜索关键词： | ddr2 操作 模式 附加 延迟 高效率 寄存器 | ||
【主权项】：
1、一种集成电路存储器的附加延迟电路，包括一串链寄存位元，其特征在于其中每一该寄存位元由一独特的时脉信号控制。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于茂德科技股份有限公司，未经茂德科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510089822.2/，转载请声明来源钻瓜专利网。
- 上一篇：传送速度控制方法、移动台及无线线路控制台
- 下一篇：光束扫描装置
