[发明专利]整合预解码机制与选择性预充电机制的存储电路及方法有效
| 申请号： | 200510092306.5 | 申请日： | 2005-08-26 |
| 公开（公告）号： | CN1753101A | 公开（公告）日： | 2006-03-29 |
| 发明（设计）人： | 郑基廷;曾柏谕 | 申请（专利权）人： | 威盛电子股份有限公司 |
| 主分类号： | G11C7/00 | 分类号： | G11C7/00;G11C7/12 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 吕晓章;李晓舒 |
| 地址： | 台湾*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种可整合行预解码机制与选择性行联机/位线预充电的存储电路及相关方法。在只读存储电路中，其存储单元会经由“列联机－行联机”，也就是“字符线－位线”的连接而排列为矩阵。当要存取某一存储单元时，本发明可以根据行预解码的结果而只对该存储单元所在的行联机进行预充电，不必对其他行联机进行预充电。预充电后，该存储单元就可依据其储存的数据改变或不改变该行联机的电力电平，使存储电路中的感测放大器可根据该行联机的电平来感测该存储单元的数据。 | ||
| 搜索关键词： | 整合 解码 机制 选择性 充电 存储 电路 方法 | ||
【主权项】：
1.一种存储电路，包括有：多个存储单元，该多个存储单元形成一多条行联机以及多条列联机的矩阵，其中，每一个该行联机对应有一预充电单元以及一控制单元，该预充电单元由该控制单元控制，用以决定是否对所对应的该行联机进行预充电；一行预解码器，用以提供一选择信号，其中，该选择信号可对应多条行联机其中之一；以及一多路复用模块，包含有多阶存取模块连结至该行联机，其中，该多路复用模块接收该选择信号，并根据该选择信号对该行联机的进行预充电或不进行预充电。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于威盛电子股份有限公司，未经威盛电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510092306.5/，转载请声明来源钻瓜专利网。
