[发明专利]形成构图的绝缘体上硅衬底的方法无效
| 申请号： | 200510092655.7 | 申请日： | 2005-08-19 |
| 公开（公告）号： | CN1783452A | 公开（公告）日： | 2006-06-07 |
| 发明（设计）人： | 德温德拉·K·萨德纳;多米尼克·J·施皮斯;迈克尔·D·斯泰格沃尔特 | 申请（专利权）人： | 国际商业机器公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L21/84 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 张浩 |
| 地址： | 美国*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种制造构图的绝缘体上硅的方法，该方法包括双重深度的SOI区或在同一衬底中的SOI和非SOI区。本发明的方法包括在含硅材料的表面上形成具有至少一个开口的硅掩模，采用刻蚀工艺通过该至少一个开口使含硅材料凹进以提供具有凹进区和非凹进区的结构，和在所述非凹进区中形成第一埋置绝缘区和在所述凹进区中形成第二埋置绝缘区。根据本发明，在所述非凹进区中的所述第一埋置绝缘区位于所述凹进区中的所述第二埋置绝缘区的上面。可以采用剥离刻蚀工艺以除去第一埋置绝缘区和位于第一埋置绝缘区上面的含硅材料以提供包含SOI和非SOI区的衬底。 | ||
| 搜索关键词： | 形成 构图 绝缘体 衬底 方法 | ||
【主权项】：
1、一种形成构图的绝缘体上硅(SOI)衬底的方法，包括：在含硅材料的表面上形成具有至少一个开口的硅掩模；采用刻蚀工艺通过该至少一个开口使含硅材料凹进，以提供具有凹进区和非凹进区的结构；和在所述非凹进区中形成第一埋置绝缘区，在所述凹进区中形成第二埋置绝缘区，其中在所述非凹进区中的所述第一埋置绝缘区位于所述凹进区中的所述第二埋置绝缘区的上方。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于国际商业机器公司，未经国际商业机器公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510092655.7/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
