[发明专利]四通道并行时钟数据恢复电路

摘要

四通道并行时钟数据恢复电路是一种用于实现并行光通信系统接收端的时钟数据恢复功能的电路。它包括一个时钟恢复锁相环，三个数据延迟锁相环和一个数据恢复电路。第二通道输入数据接时钟恢复锁相环输入端，时钟恢复锁相环输出全局时钟信号，全局时钟与第二通道输入数据对齐。全局时钟接3个数据延迟锁相环的时钟输入端，其它3个通道输入数据接3个数据延迟锁相环的数据输入端，3个数据恢复锁相环将3路数据信号均与全局时钟对齐，从而实现4路数据的对齐。4路对齐数据接数据恢复电路数据数据输入端，全局时钟接其时钟输入端接收，最终输出4路位同步的数据信号和一个全局时钟信号。

主权项

1.一种四通道并行时钟数据恢复电路，其特征在于该电路中，第一数据延迟锁相环(11)、时钟恢复锁相环(12)、第二数据延迟锁相环(13)、第三数据延迟锁相环(14)依次并列于电路前端，数据恢复电路(15)接于该四个的锁相环路之后。第一通道输入数据“d1p、d1n”接第一数据延迟锁相环(11)中第一压控延迟线(103)数据输入端“dp、dn”；第二通道输入数据“d2p、d2n”接时钟恢复锁相环(12)中第二鉴相器(104)和第三鉴相器(108)数据输入端“dp、dn”，同时接数据恢复电路(15)中第二D触发器数据输入端“dp、dn”；第三通道输入数据“d3p、d3n”接第二数据延迟锁相环(13)中第二压控延迟线(111)数据输入端“dp、dn”，；第四通道输入数据“d4p、d4n”接第三数据延迟锁相环(14)中第三压控延迟线(114)数据输入端“dp、dn”。时钟恢复锁相环(12)中压控振荡器(107)同相输出端“ickp、ickn”接第一数据延迟锁相环(11)中第一鉴相器(102)时钟输入端“ckp、ckn”，第二数据延迟锁相环(13)中第四鉴相器(110)的时钟输入端“ckp、ckn”，第三数据延迟锁相环(14)中第五鉴相器(113)的时钟输入端“ckp、ckn”，同时接数据恢复电路中4个D触发器即第一D触发器(115)、第二D触发器(116)、D第三触发器(117)、第四D触发器(118)的时钟输入端“ckp、ckn”。第一数据延迟锁相环(11)中第一压控延迟线(103)输出端“qp、qn”接数据恢复电路(15)中第一D触发器(115)数据输入端“dp、dn”；第二数据延迟锁相环(13)中第二压控延迟线(111)的输出端“qp、qn”接数据恢复电路(15)中第三D触发器(117)的数据输入端“dp、dn”；第三数据延迟锁相环(14)中第三压控延迟线(114)的输出端“qp、qn”接数据恢复电路(15)中第四D触发器(118)的数据输入端“dp、dn”。数据恢复电路(15)中4个D触发器的输出端“qp、qn”作为整个电路的输出数据“rd1p、rd1n”，“rd2p、rd2n”，“rd3p、rd3n”，“rd4p、rd4n”，时钟恢复锁相环(12)的“ickp、ickn”输出端作为整个电路的输出时钟“gckp、gckn”。