[发明专利]同步装置和半导体装置

摘要

提供一种以低等待时间实现信道间的延迟校正和帧同步的装置。对于多个信道，分别具有：时钟和数据恢复电路(CDR)(11)，生成数据信号和恢复时钟信号；分频电路(13)，生成恢复时钟信号的分频时钟；相位检测及校准电路(14)，检测分频时钟信号的相位、和对上述装置内时钟信号进行分频后的时钟信号的相位差，并以使相位的差减小的方式进行调整；串并行转换电路(SP)(12)，将从CDR输出的数据信号转换为并行数据；寄存器阵列(16)，保存SP电路的并行输出；和帧头检测部(17)，从寄存器阵列的输出中检测帧头，并输出帧检测信号，并具有：电路(40)，接收各信道的帧检测信号，检测最后检出帧头的信道；和进行以下控制的电路(50)，进行偏差调整，使最后检出的帧头和装置内时钟的相位、信道的再定时时钟的分频时钟的相位大致一致。

主权项

1.一种同步装置，对应多个信道具有多个接收电路，该多个接收电路，输入多个信道的接收串行数据，并对各自信道的上述接收串行数据进行串并行转换后输出，该同步装置的特征在于，上述多个信道的上述接收电路分别具有以下电路：至少使在上述串并行转换中使用的时钟信号，与供给到上述接收电路、且对上述多个信道的接收电路的时钟输入端中的时滞进行了调整的装置内时钟信号的相位配合，确保上述多个信道间的同步。