[发明专利]金属氧化物半导体晶体管的制造方法有效
| 申请号： | 200510103766.3 | 申请日： | 2005-09-23 |
| 公开（公告）号： | CN1937185A | 公开（公告）日： | 2007-03-28 |
| 发明（设计）人： | 林朝胜 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336 |
| 代理公司： | 北京市柳沈律师事务所 | 代理人： | 陶凤波;侯宇 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种金属氧化物半导体晶体管的制造方法，此方法是先提供一衬底，衬底上已形成有元件隔离结构。接着，于衬底上形成栅极堆叠结构，之后于衬底上形成蚀刻终止层，覆盖栅极堆叠结构、衬底与元件隔离结构。然后，于栅极堆叠结构的侧壁形成一间隙壁，其中间隙壁与蚀刻终止层具有不同的蚀刻选择性。继而，以栅极堆叠结构及间隙壁为掩模，而于间隙壁侧边的衬底中分别形成源极区与漏极区。接下来，移除间隙壁，并且以栅极堆叠结构为掩模，于栅极堆叠结构侧边的衬底中分别形成一轻掺杂源极区与一轻掺杂漏极区。 | ||
| 搜索关键词： | 金属 氧化物 半导体 晶体管 制造 方法 | ||
【主权项】：
1.一种金属氧化物半导体晶体管的制造方法，包括：提供一衬底，该衬底上已形成有一元件隔离结构而定义出一有源区；于该有源区的该衬底上形成一栅极堆叠结构；于该衬底上形成一蚀刻终止层，覆盖该栅极堆叠结构、该衬底与该元件隔离结构；于该栅极堆叠结构的侧壁形成一第一间隙壁，其中该第一间隙壁与该蚀刻终止层具有不同的蚀刻选择性；以该栅极堆叠结构及该第一间隙壁为掩模，而于该第一间隙壁侧边的该衬底中分别形成一源极区与一漏极区；移除该第一间隙壁；以及以该栅极堆叠结构为掩模，而于该栅极堆叠结构侧边的该衬底中分别形成一轻掺杂源极区与一轻掺杂漏极区。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510103766.3/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
