[发明专利]非易失性半导体存储器的制造方法无效

专利信息
申请号: 200510106489.1 申请日: 2005-09-30
公开(公告)号: CN1822336A 公开(公告)日: 2006-08-23
发明(设计)人: 吉田胜治 申请(专利权)人: 冲电气工业株式会社
主分类号: H01L21/336 分类号: H01L21/336;H01L21/28;H01L21/8247
代理公司: 中国专利代理(香港)有限公司 代理人: 浦柏明;叶恺东
地址: 日本东*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明的目的在于:提供一种不降低非易失性半导体存储器的制造效率,又能形成微细隧道氧化膜的方法。一种非易失性半导体存储器的制造方法,其中,该非易失性半导体存储器包括:硅衬底、在硅衬底上形成的栅氧化膜、夹持栅氧化膜与所述硅衬底对置配置的浮置栅电极、用于向在所述栅氧化膜的一部分上形成的所述浮置栅电极进行电子的写入及擦除的电子通过的隧道氧化膜,其特征在于,包括下述工序:准备在栅氧化膜的一部分上设定了隧道氧化膜形成区的硅衬底的工序;在硅衬底上形成氧化膜的工序;在氧化膜上,在隧道氧化膜形成区的内侧形成设置了开口部的抗蚀剂掩模的工序;以该抗蚀剂掩模作为掩模,通过各向异性干法刻蚀,使露出在开口部的氧化膜腐蚀成规定的残膜厚度的工序;以及使上述抗蚀剂掩模保持原样,通过湿法腐蚀使隧道氧化膜形成区的硅衬底露出并形成隧道窗口的工序。
搜索关键词: 非易失性 半导体 存储器 制造 方法
【主权项】:
1.一种非易失性半导体存储器的制造方法,其中,该非易失性半导体存储器包括:硅衬底、在该硅衬底上形成的栅氧化膜、夹持该栅氧化膜与所述硅衬底对置配置的浮置栅电极、用于向在所述栅氧化膜的一部分上形成的所述浮置栅电极进行电子的写入及擦除的电子通过的隧道氧化膜,其特征在于,包括:准备在所述栅氧化膜的一部分上设定了隧道氧化膜形成区的硅衬底的工序;在该硅衬底上形成氧化膜的工序;在所述氧化膜上,形成在所述隧道氧化膜形成区的内侧设置了开口部的抗蚀剂掩模的工序;以所述抗蚀剂掩模作为掩模,通过各向异性的干法刻蚀将在所述开口部上露出的氧化膜腐蚀成规定的残膜厚度的工序;使所述抗蚀剂掩模原样保留,通过湿法腐蚀使所述隧道氧化膜形成区的硅衬底露出,并形成隧道窗口的工序。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于冲电气工业株式会社,未经冲电气工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510106489.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top