[发明专利]时钟生成电路和电荷耦合元件驱动电路无效
| 申请号： | 200510108425.5 | 申请日： | 2005-10-09 |
| 公开（公告）号： | CN1770828A | 公开（公告）日： | 2006-05-10 |
| 发明（设计）人： | 大桥雅昭 | 申请（专利权）人： | 三洋电机株式会社 |
| 主分类号： | H04N5/335 | 分类号： | H04N5/335;H01L27/148;G09G3/20 |
| 代理公司： | 中科专利商标代理有限责任公司 | 代理人： | 李香兰 |
| 地址： | 日本国*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 在缓冲器(BUFk)切换到输出(φka)时，通过使开关(Ska)断开、开关(Skb)接通来在时钟信号线(10－k)和电容器(C)之间进行充放电。例如，使φ1＝Vp之时钟信号线(10－1)的一部分电荷向电容器充电。接着，在从缓冲器(BUF2)施加Vp之前，上升的φ2通过使时钟信号线(10－2)从电容器(C)中充电而被提升到Vp和0之间的电位。缓冲器(BUF2)通过将剩余电压部分的电流供给到该时钟信号线(10－2)而能够实现φ2＝Vp。由此，在CCD驱动电路中，既可以确保电荷传输性能又可以降低耗电。 | ||
| 搜索关键词： | 时钟 生成 电路 电荷 耦合 元件 驱动 | ||
【主权项】：
1、一种时钟生成电路，其生成多相时钟信号，具有：电压设定电路，其将多个时钟信号线顺次设定到规定的时钟电压；电容器，其一个端子被共同连接到所述各个时钟信号线；多个开关，其分别被连接在所述电容器和所述各个时钟信号线之间；开关控制电路，在对由所述电压设定电路在任何一个所述时钟信号线上所设定的所述时钟电压进行切换之时刻的前面，其让与该时钟信号线对应的所述开关成临时接通状态。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三洋电机株式会社，未经三洋电机株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510108425.5/，转载请声明来源钻瓜专利网。
