[发明专利]元件隔离结构的制造方法无效

专利信息
申请号: 200510109787.6 申请日: 2005-09-20
公开(公告)号: CN1937208A 公开(公告)日: 2007-03-28
发明(设计)人: 朱建隆;曾维中;魏鸿基 申请(专利权)人: 力晶半导体股份有限公司
主分类号: H01L21/822 分类号: H01L21/822;H01L21/762
代理公司: 北京市柳沈律师事务所 代理人: 陶凤波;侯宇
地址: 中国台*** 国省代码: 中国台湾;71
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种元件隔离结构的制造方法。首先提供可区分为存储单元区与外围电路区的基底。然后,于存储单元区上形成第一堆栈层,并于基底上形成第二堆栈层。接着,图案化第二堆栈层,以第二堆栈层为掩模移除存储单元区的部分第一堆栈层与部分基底,以于存储单元区的基底中形成多个第一沟槽。同时移除周边电路区的部分基底,以于周边电路区的基底中形成多个第二沟槽。此第二沟槽的深度大于第一沟槽的深度。继之,于第一沟槽与第二沟槽中形成绝缘层。由于使用自行对准的隔离结构工艺,因此可降低工艺成本,并使元件之间有均匀的电性。
搜索关键词: 元件 隔离 结构 制造 方法
【主权项】:
1、一种元件隔离结构的制造方法,包括:提供一基底,该基底可区分为一存储单元区与一外围电路区;于该存储单元区形成一复合层、一第一衬导体层与一介电层,并于该外围电路区上形成至少一栅介电层;于该基底上形成一第二衬导体层;于该基底上形成一掩模层;图案化该掩模层、该第二衬导体层、该介电层及该栅介电层,以于该存储单元区形成暴露该第一衬导体层的多个第一开口,并于该周边电路形成暴露该基底表面的多个第二开口;以该掩模层为掩模,移除该存储单元区的该第一衬导体层、该复合层与该基底,以于该存储单元区的该基底中形成多个第一沟槽,移除该周边电路的部分该基底,以于该周边电路区的该基底中形成多个第二沟槽,其中该些第二沟槽的深度大于该些第一沟槽的深度;于该些第一沟槽与该些第二沟槽中形成一绝缘层;移除该掩模层;以及移除该存储单元区的该第二衬导体层与该介电层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于力晶半导体股份有限公司,未经力晶半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510109787.6/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top