[发明专利]制造用于闪存半导体器件的隔离结构的方法

摘要

一种用于制造嵌入闪存器件的集成电路器件如闪存器件的方法。提供半导体衬底，形成覆盖在存储单元区域上具有第一厚度的第一电介质层和覆盖在外周区域上具有第二厚度的第二电介质层。形成覆盖第一电介质层的衬垫氧化物层，并形成覆盖衬垫氧化物层的氮化物层。图案化氮化物层以暴露外周区域中的第一沟槽区域，并暴露存储单元区域中的第二沟槽区域，同时保持第一电介质层的一部分。在第一沟槽区域中形成具有第一深度的第一沟槽结构，同时第一电介质层的部分保护第二沟槽区域。去除部分第一电介质层以暴露第二沟槽区域。使第一沟槽区域和第二沟槽区域经受蚀刻过程以从第一深度至第二深度继续形成第一沟槽结构，并在第二沟槽区域内形成具有第三深度的第二沟槽结构。第三深度小于第二深度。

主权项

1.一种用于制造集成电路器件的方法，所述方法包括：提供半导体衬底，所述半导体衬底具有外周区域和存储单元区域；形成覆盖在所述存储单元区域上具有第一厚度的第一电介质层和覆盖在所述外周区域上具有第二厚度的第二电介质层；形成覆盖所述第一电介质层的氧化物衬垫层；形成覆盖所述氧化物衬垫层的氮化物层；图案化至少所述氮化物层以暴露所述外周区域中的第一沟槽区域，并暴露所述存储单元区域中的第二沟槽区域，同时保留所述存储单元区域中具有所述第一厚度的所述第一电介质层的一部分；在所述第一沟槽区域中形成具有第一深度的第一沟槽结构，同时所述存储单元区域中具有所述第一厚度的所述第一电介质层的部分保护所述第二沟槽区域；去除部分所述第一电介质层以暴露所述第二沟槽区域；使包括所述第一沟槽结构的所述第一沟槽区域和所述第二沟槽区域经受蚀刻过程以从所述第一深度至所述第二深度继续形成所述第一沟槽结构，并在所述第二沟槽区域内形成具有第三深度的第二沟槽结构；其中所述第三深度小于所述第二深度。