[发明专利]提高Turbo码译码速度的并行译码方法及译码装置

摘要

提高Turbo码译码器速度的并行译码方法及译码装置属于Turbo码译码器技术领域，其特征在于：它是在已有的迭代译码的基础上，利用并行工作的P个单独的小译码器实现P并行度的译码从而提高译码器速度的装置。相应地提出了适用于这种并行译码结构的交织器的设计方法及装置、小译码器以及外信息存储器、接收信号存储器、状态控制器等装置。利用这样的方法及装置，译码速度大约可以提高P倍，而总的存储量并没有增加，占用的资源也并没有增加P倍，因而以较小的代价换取了译码速度的显著提高，从而使得高速译码得以实现。

主权项

1.提高Turbo码译码速度的并行译码方法，其特征在于，该方法是利用并行工作的P个单独的基于Turbo码迭代译码的小译码器和在并行译码时没有读写冲突的交织器来提高译码速度的，所述的译码方法依次含有以下步骤：步骤1：对所有存储器及控制器进行初始化；步骤2：把P个小交织表存入P个存储器构成的小交织器，所述P个小交织表按照以下步骤得到：当P为整数，且P与W互为素数，则将N写成P行W列的矩阵可，然后按照列的顺序读写，每行为W个元素，共P行，其中，块长度为W，N为码长，P＝N/W，所述P代表并行度；由此，得到一个交织表；当P为整数，但P与W不互为素数时，设K为所述P与W的最大公约数，则把N写成P行W列的矩阵，将该矩阵以列的顺序的方式分成K块，在变换第0块时，同前一种情况正常列读的顺序将该块读成每一行有W个元素的矩阵；在变换第I块时，将本块最后I个元素顺次提到本块首，然后按照同前一种情况正常列读的顺序将该块读成每一行有W个元素的矩阵，其中I＝1，…，K-1，由此得到一个交织表；当P不为整数时，把整个块分为两部分，把两块分别按前面方法处理；此时，也可以对译码数据尾部加0然后译码舍弃的方法使得P变为整数，由此得到一个交织表；再把所述交织表先进行行内交织、再进行行间交织，或者同时进行行内交织和行间交织，以此提高随机性，得到大交织表，上述大交织表的每一行形成一个小的交织表，得到本发明所用于并行译码的读写不冲突的大交织表；步骤3：把帧待译码数据送入RAM读写控制器；步骤4：迭代控制器向所属RAM读写控制器发送迭代信号，同时，迭代次数计数器开始计数；步骤5：所述RAM读写控制器在迭代控制信号控制下，从所述接收信号存储器读出P块数据，并行地送入P个子译码器，同时从P个存储交织表的交织器中读取交织表，进行Turbo码分段递推式译码；步骤6：所述每一个子译码器对输入的每一块数据先进行预推，以得到前向递推的状态似然值的初始值，然后在每一块内进行分段递推，此时，前向递推和反向递推同时进行，前向递推的同时进行似然比和外信息的计算；步骤7：P个子译码器在每次迭代后读出接收信号和相应的外信息之后，经过迭代译码计算将外信息送往RAM读写控制器写入外信息存储器，供所述P个子译码器读出用于下一次迭代；步骤8：所述迭代次数计数器迭代次数满之后向迭代控制其发出迭代结束信号，所述P个子译码器发出硬判决信息。