[发明专利]快闪存储器数据存储装置

摘要

在快闪存储器数据存储装置中，嵌入了多级快闪输入缓冲单元，其中数据总线的宽度逐渐扩大，且控制时钟的周期被逐渐延长。在一个例子中，该快闪存储器数据存储装置使得其嵌入的快闪存储器在80纳秒的周期内被并行地以128位数据来访问，同时在20纳秒的周期期间与外部系统并行地进行16位数据的通信。该快闪存储器数据存储装置改进了快闪存储器和缓冲存储器间的数据速率，结果导致快闪存储器和外部系统间数据速率的显著提升。

主权项

1.一种快闪存储器数据存储装置，其通过主机总线组与外部系统并行地收发数据，包括：快闪存储器，通过快闪总线组收发数据，所述快闪总线组的总线宽度(FW)比所述主机总线组的总线宽度(HW)更大，其中所述总线宽度表示响应于同一时钟信号而并行地收发数据的总线的线数；以及快闪接口，控制所述快闪总线组和所述主机总线组间的数据传输操作，其中所述快闪接口包括第1至第n个快闪输入缓冲器，其响应于第1至第n个传送控制时钟信号，而在级中地将数据传送至所述主机总线组，这里n≥2，以及其中第i个快闪输入缓冲器，这里2≤i≤n，通过第i个输入缓冲总线组而提供数量至少为Ni的数据，其中每个第i个输入缓冲总线组的总线宽度(IBWi)都比每个第(i-1)个输入缓冲总线组的总线宽度(IBWi-1)更宽，其中第i个传送控制时钟信号的周期(Ti)比第(i-1)个传送控制时钟信号的周期(Ti-1)更长，且其中通过将FW除以IBW而得到Ni。