[发明专利]半导体存储器系统及在存储器控制器和半导体存储器之间传输数据的方法无效
| 申请号： | 200510118525.6 | 申请日： | 2005-10-27 |
| 公开（公告）号： | CN1783331A | 公开（公告）日： | 2006-06-07 |
| 发明（设计）人： | H·鲁克鲍尔 | 申请（专利权）人： | 因芬尼昂技术股份公司 |
| 主分类号： | G11C7/22 | 分类号： | G11C7/22 |
| 代理公司： | 中国专利代理(香港)有限公司 | 代理人： | 程天正;张志醒 |
| 地址： | 德国*** | 国省代码： | 德国;DE |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提出一种半导体存储器系统，在其中跟随写/读指令(WRITE)的指令/地址数据(CA)的、一个脉冲串的存储器数据(DQ)的传输用修改后的时钟信号(CLK)来标识。该修改后的时钟信号(CLK)包括具有被屏蔽掉的时钟边沿的标识区域(3，4)，因此存储器数据(DQ)的传输可以用跟随该标识区域(3，4)的时钟边沿来表示。 | ||
| 搜索关键词： | 半导体 存储器 系统 控制器 之间 传输 数据 方法 | ||
【主权项】：
1.半导体存储器系统，具有存储器控制器(1)和半导体存储器(2)以及-可从所述存储器控制器(1)传输到所述半导体存储器(2)的指令/地址数据(CA)，-可在所述存储器控制器(1)和所述半导体存储器(2)之间传输的存储器数据(DQ)，-至少可从所述存储器控制器(1)传输到所述半导体存储器(2)的时钟信号(CLK)，该时钟信号通过上升和下降时钟边沿在最低和最高的信号值之间交变，其特征在于，-所述时钟信号(CLK)包括具有被屏蔽掉的时钟边沿的标识区域(3，4)，-所述时钟信号(CLK)中的一个标识区域(3)在时间上被置于存储器数据(DQ)的写/读指令(WRITE)之后，并且-可以用跟随所述标识区域(3)的时钟边沿来表示一个脉冲串的存储器数据(DQ)的第一位的传输。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于因芬尼昂技术股份公司，未经因芬尼昂技术股份公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200510118525.6/，转载请声明来源钻瓜专利网。
