[发明专利]半导体器件及其制造方法无效

专利信息
申请号: 200510118788.7 申请日: 2005-10-31
公开(公告)号: CN1832127A 公开(公告)日: 2006-09-13
发明(设计)人: 木村伟作夫 申请(专利权)人: 冲电气工业株式会社
主分类号: H01L21/768 分类号: H01L21/768;H01L21/28;H01L21/336;H01L23/522;H01L23/485;H01L29/78
代理公司: 中国国际贸易促进委员会专利商标事务所 代理人: 王以平
地址: 日本*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供了一种半导体器件,包括:不发生因尖楔现象和金属布线所含有的析出物而导致劣化的绝缘膜,和功函数高的栅电极。本发明还提供一种可通过较少的光刻胶图形掩模的形成步骤来制造的该半导体器件的制造方法。在栅氧化膜(16)上形成多晶硅膜(17)。在栅氧化膜(16)和多晶硅膜(17)的层积体上形成源/漏区接触孔。此后,在该多晶硅膜(17)上以及源/漏区接触孔内形成金属膜(18),从而形成由该多晶硅膜(17)和金属膜(18)构成的层积体。然后,使该层积体形成图形,分别同时形成由该多晶硅层和金属层的层积构造体所构成的栅电极和源/漏区接触布线层。另外,沟道截断环与高浓度扩散区同时形成以替代场氧化膜的形成。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1、一种半导体器件的制造方法,包括下列步骤:在半导体衬底的上方形成第1绝缘膜;在所述第1绝缘膜上形成包含多晶硅膜和隔着该多晶硅膜与所述第1绝缘膜相分隔的金属膜的层积体;和通过使所述的层积体形成图形,同时形成第1布线层、第1电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于冲电气工业株式会社,未经冲电气工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510118788.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top