[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 200510125091.2 申请日: 2005-11-18
公开(公告)号: CN1841747A 公开(公告)日: 2006-10-04
发明(设计)人: 小仓寿典 申请(专利权)人: 富士通株式会社
主分类号: H01L27/105 分类号: H01L27/105;H01L21/8239
代理公司: 隆天国际知识产权代理有限公司 代理人: 郑小军;郑特强
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件及其制造方法,该半导体器件包括:硅衬底(14),其在表面中形成一个台阶,该台阶使得闪存单元区(10)的表面比外围电路区(12)的表面低;器件隔离区(20a),其形成在闪存单元区(10)中的沟槽(18)中;器件隔离区(20c),其形成在外围电路区(12)中的比沟槽(18)深的沟槽24中;闪存单元(46),其包括形成在器件隔离区(20a)限定的器件区上的浮动栅极(32)和控制栅极(40);以及晶体管(62、66),其形成在器件隔离区(20c)限定的器件区上。本发明允许在不会使步骤变得复杂的条件下形成不同深度的沟槽,以及以高精确度形成微小的存储单元。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件,包括:半导体衬底,其在表面中形成一个台阶,该台阶使得第一区的表面比第二区的表面低;第一器件隔离区,其形成在该第一区中的半导体衬底中形成的第一沟槽中;第二器件隔离区,其形成在该第二区中的半导体衬底中形成的第二沟槽中,该第二沟槽比第一沟槽深;存储单元,其包括:浮动栅极,其形成在该第一器件隔离区限定的第一器件区上,且在该浮动栅极与该第一器件区之间形成第一绝缘膜;以及控制栅极,其形成在该浮动栅极上,且在该控制栅极与该浮动栅极之间形成第二绝缘膜;以及晶体管,其形成在该第二器件隔离区限定的第二器件区上。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200510125091.2/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top